LAUREL03_1121 Fujitsu Siemens Life Book S6010 LAUREL

User Manual:

Open the PDF directly: View PDF .
Page Count: 69

Download
Open PDF In Browser	View PDF

1

2

Laurel Main Board
Index
System Block

A

PAGE

CONTENTS

01

B

C

3

4

PAGE

CONTENTS

PAGE

F

CONTENTS

7

Version

TOP PAGE

21

BLANK

41

HOOP

02

Block Diagram

22

SDRAM Dumping

42

Pullup for HOOP

03

R-C for EMI

23

DIMM CN

43

LAN

04

PLL

24

VCH

44

LAN

05

CPU(Tualatin)

25

VCH

45

BLANK

06

CPU(Tualatin)

26

S-VIDEO

46

RESET

07

PassC for CPU

27

BLANK

47

S-OUT CN

08

Pull up for CPU

28

IEEE1394

48

KBD/POINTING/LCD CN

09

BLANK

29

BLANK

49

APPLI CN/LID SW/MAIN SW

10

BLANK

30

PCIC

50

USB/IEEE1394 CN

11

GMCH(Almador-M)

31

PCIC

51

MiniPCI CN

12

GMCH(Almador-M)

32

PCIC POW

52

BLANK

13

GMCH(Almador-M),STRAP

33

PCMCIA SLOT

53

FingerPrint CN

14

PassC for GMCH(Almador-M)

34

CODEC

54

P-R CN

15

Thermister, FAN

35

Audio AMP

55

AUDIO CN

16

ICH3-M

36

MIC AMP

56

DOCK CN

17

ICH3-M

37

BLANK

57

HDD CN

18

Pullup for ICH3-M

38

Super-IO

58

ConnectorBoard CN

19

Pullup for AGP,PCI,LPC

39

KBC

59

Power Interface require

20

FWH(BIOS)

40

HOOP

PAGE

E

6

Date

9

PAGE

CONTENTS

Description

A

01-01

2001/Jul/18

First Edition for PCB placement

01-02

2001/Aug/24

First Edition for PCB desgin

02-01

B

C

PCI REQ#/GNT#

CONTENTS

8

Version History

Power Block
D

5

REV.02

PCI BUS NUMBER = #0

REQ#/GNT#

Device

IDSEL

Dev.ID

REQ#0

IEEE1394 (Programable arbitration latency)

AD16

00h

Device
GMCH(HOST/DRAM BRIDGE)

REQ#1

PCIC

AD17

01h

GMCH(AGP BRIDGE)

REQ#2

MiniPCI

AD18

02h

GMCH(INTERNAL GRAPHICS)

REQ#3

On Board LAN

REQ#4

Unused

REQ#5

Unused

60

Power/TopPage

81

Power/PMU/Etc2

61

Power /DDC/CPU Core

82

Power/Reserved

62

Power/DDC/CPU Bus

63

Power/DDC/3V,5V

64

Power/DDC/Charger

65

Power/LDO/System

66

Power/LDO/Audio

67

Power/LDO/PMU

PCIINT#

Device

PCIINT#

Device

68

Power/Node/DCIn

USB1

USB CN1

INT#0

PCIC

ICH-LAN /

69

Power/Node/Battery

USB2

USB CN2 / Port Replicator

INT#1

PCIC

SMBus / AC97-0,1

70

Power/PMU/Etc3

USB3

BAY USB

INT#2

Mini-PCI

71

Power/Node/Switch1

USB4

Blue-Tooth / TachPAD

INT#3

Mini-PCI

USB-0

72

Power/Node/Switch2

USB5

Finger-P

INT#4

IEEE1394

USB-1

73

Power/PMU/PMU

USB6

Unused

INT#5

On Board LAN

IDSEL

Dev.ID

Device

74

Power/PMU/AmMeter

INT#6

Unused

AD24

08h

ICH2_M(LAN)

75

Power/PMU/VolMeter

INT#7

Unused

AD25

09h

OnBoard LAN

76

Power/PMU/Etc1

AD26

0Ah

OZ711

77

Power/PMU/Etc2

AD28

0Ch

IEEE1394

AD29

0Dh

MiniPCI

USB CHANEL

D

PCI INTERRUPT

Device

0,0,0

PLL,ADM1030,KBC

0,0,1

007,DOCK,PMU

0,1,0

DIMM Slot 1

0,1,1

DIMM Slot 2

ICH2M(HUB IF)

1Fh

ICH2-M(LPC,IDE,USB,SMBUS,AC97)

PCI BUS NUMBER = #2

SMBus
SMBCNT[2:0]

E

1Eh

F

TITLE

G

G

Laurel

DRAW. No.

CAST

C1CPxxxxxx-X1

Proprietary & Confidential
1

Rev. DATE

Design Appr.

Design 2001.02.15
2

3

4

5

6

7

Konaka

Description
Check

Appr.

Fuchida
8

Fukuda

FUJITSU
LTD.

SHEET
1
9

82

3

4

Laurel system block diagram

7

P4

P5,P6
P15

P29

B

VGA

LVDS

P24
P25
P26

CRT

9

A

PSB 1.2V 133MHz
P28 LCD CN

8

PLL

Micro-FCPGA
479pin

P10
Thermal
Sensor

6

Moblle
Tualatin
Coppermine-T

ITP
A

5

Almador-M
AGPx4 1.5V

625
BGA

SDRAM 3.3V 133MHz

P11,P12,P13

P23

P23

SODIMM1

2

SODIMM0

1

B

CRT

INT_MIC

USB4,USB5

Hublink 1.8V 266MHz

P16,P17

Mini PCI

OZ711E1

P34

P30,P31

LAN

DOCK
CN

421 BGA

HDD

C

PCI_D

PCI 3.3V 33MHz

ICH3-M

Q-SW

IDE0 ATA66/100

P56

C

P57
P58

P40
FDD
Serial
Parallel
PS/2

MIC
AMP

AC97
IDE1 ATA66/100

Audio
Audio CN
P38
AMP
P37

BAY0

Audio
CODEC

D

P35

P41

PHONE,MIC
D

P36
LINE-IN

USB

USB2

Bluetooth

FingerPrint

USB1

USB0

P51

P51

FDD

FIR

SIO

P52

P52

HOOP

I/O_CN

E

P42

80PORT

USB3

LPC 3.3V 33MHz

P47,P48

P46

ISA

P20

DMC

KBC
System
DC/DC
Module

F

E

Power
Controler

P45

P43

KB

Battery
Module

P77

P44

F

FWH
P61-P82

P61-P82
P20
TITLE

G

Resource
G

Laurel
DRAW. No.

CAST

C1CPxxxxxx-X1
Rev. DATE

Design Appr.

Design 2001.01.16 Komahara Check
1

2

3

4

5

6

7

Description
Appr.

Yoshida
8

Aoki

FUJITSU
LTD.

SHEET
2
9

82

1

2

3

4

5

6

7

8

9

A

A

B

B

C

C

PWR_3VSUS PWR_5VSUS

PWR_5VSUS

PWR_3VSUS

1
2

CC9
680pF 25V

1

CC8
680pF 25V

2

1

CC7
680pF 25V

PWR_3VMAIN PWR_5VMAIN PWR_3VMAIN

2

1
2

CC6
680pF 25V

2

1

PWR_3VMAIN PWR_5VSUS
CC5
680pF 25V

1

1
2

PWR_3VSUS

D

PWR_1.8VMAIN

PWR_1

2
1

1
2

PWR_5VSUS

CC13
680pF 25V

2

1

PWR_3VMAIN PWR_3VSUS
CC12
680pF 25V

1

CC11
680pF 25V

2

1
2

E

CC10
680pF 25V

PWR_3VMAINPWR_5VSUS

PWR_3VSUS

CC21
680pF 25V

PWR_5VMAIN PWR_5VMAIN PWR_3VSTD

CC3
680pF 25V

1
2

CC2
680pF 25V

1
2

CC1
680pF 25V

D

PWR_DCIN

PWR_3VMAIN PWR_3VMAIN

CC4
680pF 25V

PWR_5VMAIN PWR_1
PWR_5VMAIN

2

PWR_1

E

CLK
F

F

BUS

本コンデンサは電源/グランド層に発生するベタプレーン同士を接続するためのものである。
そのため、上記のようなベタ構成であれば、ポイントとなる個所にコンデンサ
を配置する。
‑クロックがベタをまたいで引く場合
‑Bus系がベタをまたいで引く場合(数本毎に1個間隔で)

EMI

TITLE

G

G

Laurel

個数については、適宜増やすこと。

DRAW. No.

CAST

C1CPxxxxxx-X1
Rev. DATE

Design Appr.

Design 2001.01.16 Komahara Check
1

2

3

4

5

6

7

Description
Appr.

Yoshida
8

Aoki

FUJITSU
LTD.

SHEET
3
9

82

5

Place cyrstal within 500mils of Clk̲TITAN
(by ALMADOR-M CHIPSET/MOBILE TUALATIN
PROCESSOR
CUSTMER REFERENCE BOARD SCHEMATICS
rev.0.80)
FL1
X1

1

1

16pF 25V
Reserve

2

CPU1

XTAL_IN

43

XTAL_OUT
CPU#1

42

BLM10B750B
CPU2

39

※

※

R2

62 1/16W 1% 2

1

R4

62 1/16W 1% 2

1

GND1

※

GND1

R7

26
25

17,23,25,50 SMB_CLK_ICH
17,23,25,50 SMB_DATA_ICH
PWR_3VSUS
1

1 R6

33 1/16W 1%

1

1 R10

2

66MHz_IN/3V66_5

3V66_0
3V66_1/VCH

CPU_STOP#

66BUFF0/3V66_2

PCI_STOP#

66BUFF1/3V66_3

PWR_DG#

66BUFF2/3V66_4

17

2

1 R13

BLM15AG700

18

2

1 R14

BLM15AG700

19

CLK_ICH66 16
1 R490 0 1/16W

2

CLK_GBI66 12

GND1

PCI_F1

23
7
16
27
3
32
41

GND1

PCI_F2

GND_CORE
GND_PCI
GND_3V66_1
GND_3V66_2
GND_REF
GND_48MHZ
GND_CPU

DOT
USB
REF0

1 R16

BLM15AG700

10

2

1 R17

BLM15AG700

12

2

1 R18

BLM15AG700

13

2

1 R19

BLM15AG700

14

2

1 R20

BLM15AG700

2

1 R449 BLM15AG700

4

2

1 R21

BLM15AG700

5

2

1 R23

47 1/16W 5%

6

2

1 R24

BLM15AG700

34

1

2 R25

BLM15AG700

35

1

2 R26

BLM15AG700

47

1

2 R27

BLM15AG700

1

2 R28

BLM15AG700

1

2 R29

BLM15AG700

1

2 R30

BLM15AG700

1

2 R31

BLM15AG700

GND1
CY28322

本ページのコンデンサは、PLLの近傍に
配置すること。
Place these capacitors near PLL.

C15 10pF 25V
2
1

F

CLK_FWH33 20
CLK_71133 29
CLK_SIO33 37
CLK_ASIC33 39

CLK_1394 27
CLK_LAN33 42
CLK_ICH33 16
CLK_CPUAPIC33 5
CLK_ICHAPIC33 17

CLK_MCH_DREF48E 12
CLK_ASIC48 39
CLK_ICH48 16
CLK_ICH14 16
CLK_SIO14 37
CLK_VCH14 24
CLK_TVO14 26

各クロックのダンピング抵抗はチップから
1cm以内に配置すること。
Place each dumping resistor of clock line near PLL as
possible.(less than 10mm)

F

GND1

PLL

TITLE

G

G

Lauurel
DRAW. No.

CAST

C1CPxxxxxx-X1
Rev. DATE

Design Appr.

Design 2001.01.16 Komahara Check
1

2

3

4

5

6

D

CLK_MINI33 50

C24 10pF 25V
1
2

PCI_F0

IREF

2

C23 10pF 25V
1
2

37

9

C22 18pF 25V
1
2

1
330 1/16W 1%

BLM15AG700

C21 10pF 25V
2
1

0.1uF 16V 20%

2

1 R15

C20 10pF 25V
2
1

PCI4

2

C19 10pF 25V
1
2

PCI3

C

GND1

8

C18 10pF 25V
2
1

PCI2

R22

C14

0.1uF 16V 20%
2
1

0.1uF 16V 20%
2
1
C13

C12

0.1uF 16V 20%
2
1

1uF 10V 20%
2
1
C11

C10

0.1uF 16V 20%
1
2
C9

2
1

PCI1

PCI5

C7

C8

2

0.1uF 16V 20%
1
2

D

PCI0

C17 10pF 25V
2
1

BLM21P300S

VDD_CORE
VDD48
VDD_REF
VDD_PCI
VDD_3V66_1
VDD_3V66_2
VDD_CPU1
VDD_CPU2

C16 10pF 25V
2
1

22
33
48
11
28
15
44
40

PLL_VCCA_33
PLL_VCC_33

1

B

CPUCLK2# 11

29

1

0.1uF 16V 20%

#C

31

1

PWR_DWN#

FL3

C6
10uF 6.3V (TA)
2
1

33 1/16W 1%

C65910pF 25V
1
2

24

76 VTTPWRGD#

+

CPUCLK2 11

470 1/16W 1%

C30 10pF 25V
1
2

45
30

BLM21P300S
FL4
1
2

CPUCLK1# 5

C29 10pF 25V
1
2

21

16 STP_PCI#

2

2

#B

C28 10pF 25V
1
2

20

16 STP_CPU#

E

62 1/16W 1% 2

33 1/16W 1%

R8

2

GND1

1 R5

240k 1/16W 5%

16,37,40,42,45,60,61,62,69,76 SUSB#

PWR_3VSUS

470 1/16W 1%
2

C27 10pF 25V
1
2

GND1

※

A

CPUCLK1 5

#B 枠内部品は、M2(CPU)裏面 PAD直裏に配置のこと。
#C 枠内部品は、M3(GMCH)裏面 PAD直裏に配置のこと。

SCLK
SDATA

2

12 CLK_GBO66

C

38

R12

1

10k 1/16W 5%

CPU#2

C4
2

R11
2

S1
S2

33 1/16W 1%

R3

2

R9
46
36

5,8 CPU_BSEL1
B

62 1/16W 1% 1

1 R1

2

5pF 25V

GND1

C2

1

9

C26 10pF 25V
1
2

16pF 25V
Reserve

BLM10B750B
FL2

2
1

M1

C25 10pF 25V
1
2

2

C1

1

2

1

14.31818MHz

2

8

C5
2

2



7

1

A

6

※のパターンのライン・インピーダンスは、５５Ωで引くこと。(5mil幅)
また、各対のクロックライン同士の間隔(CPUCLK0,CPUCLK0#間など３対)
は、信号線間インピーダンス１００Ωで引くこと。(９mil幅)
Control the impedance of signals that "*" are marked are 55 ohm. (the width is 5mil)
Control the impedance between the pair of clock (CPUCLK0 & CPCLK0#, etc) 100 ohm.
(the width is 9mil)
1

4

2

3

1

2

5pF 25V

1

7

Description
Appr.

Yoshida
8

Aoki

FUJITSU
LTD.

SHEET
4
9

82

3

4

5

M2A

E

AC1
AD1

AC3
AD15
AE14
AD9
AF5
B15
AE6
AD3

CPU_A20M#
CPU_INTR
CPU_NMI
CPU_IGNNE#
CPU_FLUSH#
CPU_RST#
CPU_INIT#
CPU_SMI#
CPU_RS#[0:2]

RS#P

CPU_RS#0 Y3
CPU_RS#1 V1
CPU_RS#2 U3
M5

TP1

AE4
T3
AF20
R2
AF19
AB4
AF8

16 CPU_STPCLK#
11 CPU_DEFER#

4 CLK_CPUAPIC33

11
8
8,16
8,16,60

R32
68 1/16W 5%
1
2

CPU_BPRI#
ITP_PREQ#
CPU_PWRGD
CPU_DPSLP#

L5

16 GLO/HI#

FERR#
BREQ0#
HITM#
HIT#
AP#0
AP#1
LOCK#
PRDY#
PICD0
PICD1
ADS#

8
11
8
8
8

GND1

1

AF6
A7
U2

IERR#
AERR#
BERR#
BINIT#
BNR#

A20M#
INTR/LINT0
NMI/LINT1
IGNNE#
FLUSH#
RESET#
INIT#
SMI#

BPM#0
BPM#1
BP#2
BP#3

RS#0
RS#1
RS#2
RS#P

DBSY#
DRDY#
REQ#0
REQ#1
REQ#2
REQ#3
REQ#4

STPCLK#
DEFER#
PICCLK
BPRI#
PREQ#
PWRGOOD
DPSLP#

RP#

AF4
W2
C14
AF23
L2

CPU_IERR# 8

CPU_BNR# 11

AD22
AD21
AF22
AE20

B

W3
Y1
R1
L3
T1
U1
L1

CPU_DBSY# 11
CPU_DRDY# 11
CPU_REQ#[0:4] 11

CPU_REQ#0
CPU_REQ#1
CPU_REQ#2
CPU_REQ#3
CPU_REQ#4

T4
C

GHI#

AF13

AF15
W1
AD10
AF7
AD7

ITP_TRST#
CPU_TRDY#
ITP_TCK
ITP_TMS
ITP_TDI

THERMDA

THERMDC

TRST#
TRDY#
TCK
TMS
TDI

TDO

☆

AF14

CPU_THMDC 15

AD11

ITP_TDO 8

CPU_FERR# 8,16

PWR_CPUBUS

CPU_BREQ0#
CPU_HITM# 11

AA2
AB3
P3
V3
AE22
AD19
AD17
AA3

☆

15 CPU_THMDA

R33

AE24
AD25
AE25
AC24
AF24
AD26
AC26
AD24

BCLK
BCLK#

GND1

R32はM2.AF20の近くに置くこと
DEP#0
DEP#1
DEP#2
DEP#3
DEP#4
DEP#5
DEP#6
DEP#7

A

M2B

4 CPUCLK1
4 CPUCLK1#

16
8,16
8,16
16
8
8,11
8,16,20
8,16
11

9

8 CPU_BSEL0
4,8 CPU_BSEL1

CPU_HIT# 11

AE12
AF10

PWR_CPUBUS
2
2
1
2

CPU_HLOCK# 11
ITP_PRDY# 8
CPU_APICD0 8,17
CPU_APICD1 8,17
CPU_ADS# 11

1
1
2
1

R36
R37
R39
R40

1k 1/16W 5%
1k 1/16W 5%
1k 1/16W 5%
1k 1/16W 5%

E2
AF11
M1
Y4

BSEL0
BSEL1

RTTIMPEDP

AE16

CPU_RTTIMPEDP

2

D

R34

1
2

A#3
A#4
A#5
A#6
A#7
A#8
A#9
A#10
A#11
A#12
A#13
A#14
A#15
A#16
A#17
A#18
A#19
A#20
A#21
A#22
A#23
A#24
A#25
A#26
A#27
A#28
A#29
A#30
A#31
A#32
A#33
A#34
A#35

CPU_A#[3:31] 11

CPU_A#3
CPU_A#4
CPU_A#5
CPU_A#6
CPU_A#7
CPU_A#8
CPU_A#9
CPU_A#10
CPU_A#11
CPU_A#12
CPU_A#13
CPU_A#14
CPU_A#15
CPU_A#16
CPU_A#17
CPU_A#18
CPU_A#19
CPU_A#20
CPU_A#21
CPU_A#22
CPU_A#23
CPU_A#24
CPU_A#25
CPU_A#26
CPU_A#27
CPU_A#28
CPU_A#29
CPU_A#30
CPU_A#31

8

56 1/16W 1%

TESTHI
TESTHI
TESTLO
TESTLO

R38
EDGECTRLP

AF16

CPU_EDGECTRLP

1

2

110 1/16W 1%
NCTRL

GND1

VTTPWRGD
VID0
VID1
VID2
VID3
VID4

CopperMine-T

GND1

14 1/16W 1%

D

D#0
D#1
D#2
D#3
D#4
D#5
D#6
D#7
D#8
D#9
D#10
D#11
D#12
D#13
D#14
D#15
D#16
D#17
D#18
D#19
D#20
D#21
D#22
D#23
D#24
D#25
D#26
D#27
D#28
D#29
D#30
D#31
D#32
D#33
D#34
D#35
D#36
D#37
D#38
D#39
D#40
D#41
D#42
D#43
D#44
D#45
D#46
D#47
D#48
D#49
D#50
D#51
D#52
D#53
D#54
D#55
D#56
D#57
D#58
D#59
D#60
D#61
D#62
D#63

K1
J1
G2
K3
J2
H3
G1
A3
J3
H1
D3
F3
G3
C2
B5
B11
C6
B9
B7
C8
A8
A10
B3
A13
A9
C3
C12
C10
A6
A15
A14
B13
A12

2

C

A16
B17
A17
D23
B19
C20
C16
A20
A22
A19
A23
A24
C18
D24
B24
A18
E23
B21
B23
E26
C24
F24
D25
E24
B25
G24
H24
F26
L24
H25
C26
K24
G26
K25
J24
K26
F25
N26
J26
M24
U26
P25
L26
R24
R26
M25
V25
T24
M26
P24
AA26
T26
U24
Y25
W26
V26
AB25
T25
Y24
W24
Y26
AB24
AA24
V24

10 1/16W 5%

B

CPU_D#0
CPU_D#1
CPU_D#2
CPU_D#3
CPU_D#4
CPU_D#5
CPU_D#6
CPU_D#7
CPU_D#8
CPU_D#9
CPU_D#10
CPU_D#11
CPU_D#12
CPU_D#13
CPU_D#14
CPU_D#15
CPU_D#16
CPU_D#17
CPU_D#18
CPU_D#19
CPU_D#20
CPU_D#21
CPU_D#22
CPU_D#23
CPU_D#24
CPU_D#25
CPU_D#26
CPU_D#27
CPU_D#28
CPU_D#29
CPU_D#30
CPU_D#31
CPU_D#32
CPU_D#33
CPU_D#34
CPU_D#35
CPU_D#36
CPU_D#37
CPU_D#38
CPU_D#39
CPU_D#40
CPU_D#41
CPU_D#42
CPU_D#43
CPU_D#44
CPU_D#45
CPU_D#46
CPU_D#47
CPU_D#48
CPU_D#49
CPU_D#50
CPU_D#51
CPU_D#52
CPU_D#53
CPU_D#54
CPU_D#55
CPU_D#56
CPU_D#57
CPU_D#58
CPU_D#59
CPU_D#60
CPU_D#61
CPU_D#62
CPU_D#63

7

CPUCLK1, CPUCLK1#
のビアのうち、
本CPUに一番近いビアに対し、
シルクで表示すること。

A

11 CPU_D#[0:63]

6

1

2

R35

1

AD16
E3

VTTPWRGD 8,76
E

AB1
AC2
AE2
AF3
R3

CopperMine-T

PSB Freq.
F

BSEL1 BSEL0

100MHz

0

1

133MHz

1

1

F

☆印のついた信号線はGND1で両側をガードすること。
Total Trace Length:50.8-101.6mm
M2
Cuppermine

G

Trace Width:5mils
Spacing to Other Traces:10mils

M6
GMCH

TITLE

CPU-1
G

Laurel
DRAW. No.

M2からM3への信号線は上記の条件を厳守すること。

C1CPxxxxxx-X1
Rev. DATE

Design Appr.

Design 2001.01.16 Komahara Check
1

2

3

4

5

6

CAST

7

Description
Appr.

Yoshida
8

Aoki

FUJITSU
LTD.

SHEET
5
9

82

1

2

3

4

5

6

7

8

PWR_CPUBUS

PWR_CPUCORE

9

M2E

A

A

PWR_CPUBUS

2

M2D

M2C
L1

1

N3

PLL1

C694
10uF 6.3V (TA)
2
1
C695
10uF 6.3V (TA)
2
1

4.7uH

+

B

+

N2

PLL2

PWR_CPUBUS

2

2

PWR_1.5VMAIN

R41
1K 1/16W 0.5%

VGTLREF

R42
560 1/16W 0.5%

1
C32

1

AD5
AF12

R43
1.1K 1/16W 0.5%

0.1uF 10V R
2

2

2

CMOSREF
CMOSREF

C34

0.1uF 10V R
1
C38

VREF
VREF
VREF
VREF
VREF
VREF
VREF
VREF

GND1

2

0.1uF 10V R
2
1

0.1uF 10V R
1
C36

2

1uF 6.3V
0.1uF 10V R
1
C693
C35

C37

1uF 6.3V
2
1
C692

2

1uF 6.3V
2
1

2

2

D

C691

R44
2K 1/16W 0.5%

1

1

A4
A21
N1
AF9
AF21
AA1
AB26
H26

0.1uF 10V R
1

1

1

C

GND1

E

CopperMine-T

◎のついた信号線は 25mil以上の太さで配線し、
周りをベタのGNDで配線すること。
このページの抵抗・キャパシタ・インダクタはCPUの近傍に置くこと

F

A25
B2
B4
B6
B8
B10
B12
B14
B16
B18
B20
B22
B26
C23
C25
D2
D4
D7
D9
D11
D13
D15
D17
D19
D21
E8
E10
E12
E14
E16
E18
E20
E22
E25
F2
F4
F5
F7
F9
F11
F13
F15
F17
F19
F21
F23
G6
G22
G25
H2
H4
H5
H21
H23
J6
J22
J25
K2
K4
K5
K21
K23
L6
L22
L25
M2
M3
M4
M21
M23
N6
N22
N25

D6
D8
D10
D12
D14
D16
D18
D20
D22
E5
E7
E9
E11
E13
E15
E17
E19
E21
F6
F8
F10
F12
F14
F16
F18
F20
F22
G5
G21
H6
H22
J5
J21
K6
K22
L21
M6
M22
N5
N21
P6
P22
R5
R21
T6
T22
U5
U21
V6
V22
W5
W21
Y6
Y22
AA5
AA7
AA9
AA11
AA13
AA15
AA17
AA19
AA21
AB6
AB8
AB10
AB12
AB14
AB16
AB18
AB20
AB22
AC5
AC7
AC9
AC11
AC13
AC15
AC17
AC19
AC21

VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC

VCCT
VCCT
VCCT
VCCT
VCCT
VCCT
VCCT
VCCT
VCCT
VCCT
VCCT
VCCT
VCCT
VCCT
VCCT
VCCT
VCCT
VCCT
VCCT
VCCT
VCCT
VCCT
VCCT
VCCT
VCCT
VCCT
VCCT
VCCT
VCCT
VCCT
VCCT
VCCT
VCCT
VCCT
VCCT
VCCT
VCCT
VCCT

NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC

A26
C5
C7
C9
C11
C13
C15
C17
C19
C21
D5
E4
E6
G4
G23
J4
J23
L4
L23
N23
R23
U23
V4
W23
AA4
AA23
AC4
AC23
AD6
AD8
AD12
AD14
AD18
AD20
AE3
AE18
AF1
AF2

A2
A5
A11
B1
C1
C4
C22
D1
D26
E1
F1
N4
N24
P1
P4
P5
P26
AD4
AD13
AD23
AE8
AE10
AF17
AF18

VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS

P2
P21
P23
R4
R6
R22
R25
T2
T5
T21
T23
U4
U6
U22
U25
V2
V5
V21
V23
W4
W6
W22
W25
Y2
Y5
Y21
Y23
AA6
AA8
AA10
AA12
AA14
AA16
AA18
AA20
AA22
AA25
AB2
AB5
AB7
AB9
AB11
AB13
AB15
AB17
AB19
AB21
AB23
AC6
AC8
AC10
AC12
AC14
AC16
AC18
AC20
AC22
AC25
AD2
AE1
AE5
AE7
AE9
AE11
AE13
AE15
AE17
AE19
AE21
AE23
AE26
AF25
AF26

VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS

B

C

D

E

CopperMine-T

GND1

GND1
F

CopperMine-T

TITLE

G

CPU-2
G

Laurel
DRAW. No.

CAST

C1CPxxxxxx-X1
Rev. DATE

Design Appr.

Design 2001.01.16 Komahara Check
1

2

3

4

5

6

7

Description
Appr.

Yoshida
8

Aoki

FUJITSU
LTD.

SHEET
6
9

82

1

2

3

4

5

6

7

8

9

At least x24 0.47uF & x10 10uF CPUCOREVCC(PWR_CPUCORE)
decoupling capacitors.
At least x10 1.0uF CPUBUSVCC(PWR_CPUBUS) de capaciters.
(by Tualatin / Coppermine-T SpecSheet)

A

A

PWR_CPUCORE

1
2

0.22uF 10V

B

C62

1
2

0.22uF 10V
C61

2
1

0.22uF 10V
C60

1
2

0.22uF 10V
C59

1
2

0.22uF 10V
C58

2
1

0.22uF 10V
C57

2
1

0.22uF 10V
C56

2
1

0.22uF 10V
C55

2
1

0.22uF 10V
C54

1
2

0.22uF 10V
C53

1
2

0.22uF 10V
C52

1
2

0.22uF 10V
C51

2
1

0.22uF 10V
C50

1
2

0.22uF 10V
C49

1
2

0.22uF 10V
C48

1
2

0.22uF 10V
C47

2
1

0.22uF 10V
C46

2
1

0.22uF 10V
C45

1
2

0.22uF 10V
C44

1
2

0.22uF 10V
C43

2
1

0.22uF 10V
C42

1
2

0.22uF 10V
C41

1
2

0.22uF 10V
C40

2

C39

1

B

0.22uF 10V

MOBILE
Coppermine-T
Tualatin

GND1

PWR_CPUCORE

2
1

C70 10uF 6.3V B

2
1

C69 10uF 6.3V B

2
1

C68 10uF 6.3V B

2
1

C67 10uF 6.3V B

2
1

C66 10uF 6.3V B

1
2

C65 10uF 6.3V B

1
2

C64 10uF 6.3V B

1

2

C

C63 10uF 6.3V B

C

GND1

2

D

C87 10uF 6.3V B

C86 10uF 6.3V B

1
2

1uF 6.3V
C82

2

1uF 6.3V
1
2

1

C81

2
1

1uF 6.3V
C80

1
2

1uF 6.3V
C79

2
1

1uF 6.3V
C78

1
2

1uF 6.3V
C77

2
1

1uF 6.3V
C76

2

1uF 6.3V

1

C75

1

PWR_CPUBUS

D

E

上記のコンデンサはM2(CPU)の各電源ピンの近傍に均等に配置すること
複数の種類のコンデンサは、容量の小さいものを優先的に、
M2の電源PINの直近に配置すること

E

GND1

上記コンデンサ
0.47uF 10V R(C36‑C59),10uF 6.3V B(C60‑C71)はCPU裏の中央に配置し、
1.0uF 10V(C72‑C84)はCPU̲BUS電源(VCCT)のPIN近くに均等に配置すること。
F

F

1.0uF10V

10uF6.3V B
0.47uF10VR

PassC for CPU
TITLE

G

G

Laurel
DRAW. No.

CAST

C1CPxxxxxx-X1
Rev. DATE

Design Appr.

Design 2001.01.16 Komahara Check
1

2

3

4

5

6

7

Description
Appr.

Yoshida
8

Aoki

FUJITSU
LTD.

SHEET
7
9

82

1

2

3

4

5

6

7

8

9

A

A

R45
5 ITP_TCK

1

10 1/16W 5%
2

1

10 1/16W 5%
2

1

10 1/16W 5%
2

1

10 1/16W 5%
2

R46
5 ITP_TDI
B

R47
5 ITP_TMS
R48
5 ITP_TRST#

B

PWR_CPUBUS

GND1
PWR_1.5VMAIN

R49

C

5,76 VTTPWRGD

1.5k 1/16W 5%
1
2

R50

150 1/16W 5%
1
2

R51

150 1/16W 5%
1
2

R52

150 1/16W 5%
1
2

5,17 CPU_APICD0
5,17 CPU_APICD1
5 ITP_TDO
R53

1

5 ITP_PREQ#

10 1/16W 5%
2

R54

3k 1/16W 5%
1
2

R55

1.5k 1/16W 5%
1
2

R56

1.5k 1/16W 5%
1
2

5 CPU_FLUSH#

D

5,16 CPU_FERR#
5 CPU_IERR#

C

ITP_PREQ# Pull-up signal change to 10ohm from 200ohm for ESD protection

D

PWR_1.8VMAIN

5,16 CPU_INTR
5,16 CPU_NMI

R57

10k 1/16W 5% Reserve
1
2

1

5,16 CPU_PWRGD

E

2

5,16 CPU_SMI#
PWR_CPUBUS

1.5k 1/16W 5%
1
2

C696
100pF 25V

R58
5,16,60 CPU_DPSLP#

E

PWR_3VMAIN

5,16,20 CPU_INIT#
R59

56 1/16W 5%
2
1

R61

56 1/16W 5%
1
2

5,11 CPU_RST#

1
2

R60

10k 1/16W 5%
1
2

R62
4,5 CPU_BSEL1

10k 1/16W 5%
1
2

C92
100pF 25V

2
1

C91
100pF 25V

2

C90
100pF 25V

1

1

C89
100pF 25V

2

1
2

F

C88
100pF 25V

5 ITP_PRDY#

GND1
5 CPU_BSEL0

F

GND1

CPU̲RST#は上記抵抗までの分岐配線を0.1inch以下にすること。

Pullup for CPU

本ページの抵抗・コンデンサはCPUの近くに配置すること

TITLE

G

G

Laurel
DRAW. No.

CAST

C1CPxxxxxx-X1
Rev. DATE

Design Appr.

Design 2001.01.16 Komahara Check
1

2

3

4

5

6

7

Description
Appr.

Yoshida
8

Aoki

FUJITSU
LTD.

SHEET
8
9

82

1

2

3

4

5

6

7

8

9

PAD(A24)

GMCH̲A24,GMCH̲C24間の信号は0.15inch(+/‑50mil)で配線すること。
またコンデンサはその信号線の中間に配置すること。

AJ4
AH5
AB24

4 CPUCLK2
4 CPUCLK2#
16,19,20,24,26,27,37,40 PCI_RST#
5 CPU_A#[3:31]

CPU_A#3
CPU_A#4
CPU_A#5
CPU_A#6
CPU_A#7
CPU_A#8
CPU_A#9
CPU_A#10
CPU_A#11
CPU_A#12
CPU_A#13
CPU_A#14
CPU_A#15
CPU_A#16
CPU_A#17
CPU_A#18
CPU_A#19
CPU_A#20
CPU_A#21
CPU_A#22
CPU_A#23
CPU_A#24
CPU_A#25
CPU_A#26
CPU_A#27
CPU_A#28
CPU_A#29
CPU_A#30
CPU_A#31

B

C

D

5
5
5
5
5
5
5
5

H2
E3
G3
N4
M6
F1
F2
J3
F3
P6
G1
N5
H1
P4
T4
M2
J2
L2
R4
K1
L3
L1
J1
N1
T5
H3
M3
M1
K3
C1
G5
F4
D3
D1
J6
G4
E1

CPU_ADS#
CPU_DBSY#
CPU_DRDY#
CPU_HIT#
CPU_HITM#
CPU_HLOCK#
CPU_TRDY#
CPU_BNR#

5 CPU_REQ#[0:4]

CPU_REQ#0
CPU_REQ#1
CPU_REQ#2
CPU_REQ#3
CPU_REQ#4

K6
M4
K5
K4
L6

CPU_RS#0
CPU_RS#1
CPU_RS#2

H6
H4
G6

5 CPU_RS#[0:2]

HTCLK
HTCLK#
RESET#

CPURST#
BPRI#
DEFER#

HA#3
HA#4
HA#5
HA#6
HA#7
HA#8
HA#9
HA#10
HA#11
HA#12
HA#13
HA#14
HA#15
HA#16
HA#17
HA#18
HA#19
HA#20
HA#21
HA#22
HA#23
HA#24
HA#25
HA#26
HA#27
HA#28
HA#29
HA#30
HA#31

HD#0
HD#1
HD#2
HD#3
HD#4
HD#5
HD#6
HD#7
HD#8
HD#9
HD#10
HD#11
HD#12
HD#13
HD#14
HD#15
HD#16
HD#17
HD#18
HD#19
HD#20
HD#21
HD#22
HD#23
HD#24
HD#25
HD#26
HD#27
HD#28
HD#29
HD#30
HD#31
HD#32
HD#33
HD#34
HD#35
HD#36
HD#37
HD#38
HD#39
HD#40
HD#41
HD#42
HD#43
HD#44
HD#45
HD#46
HD#47
HD#48
HD#49
HD#50
HD#51
HD#52
HD#53
HD#54
HD#55
HD#56
HD#57
HD#58
HD#59
HD#60
HD#61
HD#62
HD#63

ADS#
DBSY#
DRDY#
HIT#
HITM#
HLOCK#
HTRDY#
BNR#
HREQ#0
HREQ#1
HREQ#2
HREQ#3
HREQ#4
RS#0
RS#1
RS#2

E

GTL_RCOMP must be pulled down
to GND with 80.6 ohm resistor.

C2

GTL_RCOMP

U4
P1
W6
U2
U6
R1
N3
W5
V4
P3
R3
U1
V6
W4
T3
P2
V3
R2
T1
W3
U3
Y4
AA3
W1
V1
Y1
Y6
AD3
AB4
AB5
V2
Y3
Y2
AA4
AA1
AA6
AB1
AC4
AA2
AB3
AD2
AD1
AC2
AB6
AC6
AC1
AF3
AD4
AD6
AC3
AH3
AE5
AE3
AG2
AF4
AF2
AJ3
AE4
AG1
AE1
AG4
AH4
AG3
AF1

CPU_RST# 5,8
CPU_BPRI# 5
CPU_DEFER# 5

R67

R68

GND1

M3B

SM_RCLK

SM_OCLK

A24

下記の抵抗はGMCHの各PINから0.25inch以内に配置すること。
Place these resistors near GMCH. (within 0.25inch)
23 MEM_D[0:63]

2

F

※

C699
22pF 25V
1
2

Reserve

C700
22pF 25V
1
2

Reserve

C701
22pF 25V
1
2

Reserve

C702
22pF 25V
1
2

Reserve

CLK_DIMM0 23
CLK_DIMM1 23

MEM_D0
MEM_D1
MEM_D2
MEM_D3
MEM_D4
MEM_D5
MEM_D6
MEM_D7
MEM_D8
MEM_D9
MEM_D10
MEM_D11
MEM_D12
MEM_D13
MEM_D14
MEM_D15
MEM_D16
MEM_D17
MEM_D18
MEM_D19
MEM_D20
MEM_D21
MEM_D22
MEM_D23
MEM_D24
MEM_D25
MEM_D26
MEM_D27
MEM_D28
MEM_D29
MEM_D30
MEM_D31
MEM_D32
MEM_D33
MEM_D34
MEM_D35
MEM_D36
MEM_D37
MEM_D38
MEM_D39
MEM_D40
MEM_D41
MEM_D42
MEM_D43
MEM_D44
MEM_D45
MEM_D46
MEM_D47
MEM_D48
MEM_D49
MEM_D50
MEM_D51
MEM_D52
MEM_D53
MEM_D54
MEM_D55
MEM_D56
MEM_D57
MEM_D58
MEM_D59
MEM_D60
MEM_D61
MEM_D62
MEM_D63

D29
C29
D27
C27
A27
B26
E24
C25
E23
B25
C23
F22
B23
C22
E21
B22
C12
D10
C11
A10
C10
C8
A7
E9
C7
E8
A5
F8
C5
D6
B4
C4
E27
C28
B28
E26
C26
D25
A26
D24
F23
A25
G22
D22
A23
F21
D21
A22
F11
A11
B11
F10
B10
B8
D9
B7
F9
A6
C6
D7
B5
E6
A4
D4

SM_MD0
SM_MD1
SM_MD2
SM_MD3
SM_MD4
SM_MD5
SM_MD6
SM_MD7
SM_MD8
SM_MD9
SM_MD10
SM_MD11
SM_MD12
SM_MD13
SM_MD14
SM_MD15
SM_MD16
SM_MD17
SM_MD18
SM_MD19
SM_MD20
SM_MD21
SM_MD22
SM_MD23
SM_MD24
SM_MD25
SM_MD26
SM_MD27
SM_MD28
SM_MD29
SM_MD30
SM_MD31
SM_MD32
SM_MD33
SM_MD34
SM_MD35
SM_MD36
SM_MD37
SM_MD38
SM_MD39
SM_MD40
SM_MD41
SM_MD42
SM_MD43
SM_MD44
SM_MD45
SM_MD46
SM_MD47
SM_MD48
SM_MD49
SM_MD50
SM_MD51
SM_MD52
SM_MD53
SM_MD54
SM_MD55
SM_MD56
SM_MD57
SM_MD58
SM_MD59
SM_MD60
SM_MD61
SM_MD62
SM_MD63

SM_CLK0
SM_CLK1
SM_CLK2
SM_CLK3

SM_CS#0
SM_CS#1
SM_CS#2
SM_CS#3

SM_DQM0
SM_DQM1
SM_DQM2
SM_DQM3
SM_DQM4
SM_DQM5
SM_DQM6
SM_DQM7

SM_CKE0
SM_CKE1
SM_CKE2
SM_CKE3

A15
B2
B14
A3

1
2
1
1

2
1
2
2

E17
F16
D16
D15

MEM_CS#0
MEM_CS#1
MEM_CS#2
MEM_CS#3

F18
D18
D13
D12
E18
F17
F14
F13

MEM_DQM0
MEM_DQM1
MEM_DQM2
MEM_DQM3
MEM_DQM4
MEM_DQM5
MEM_DQM6
MEM_DQM7

A13
C9
C13
A9

MEM_CKE0
MEM_CKE1
MEM_CKE2
MEM_CKE3

R63
R64
R65
R66

10 1/16W 5%
10 1/16W 5%
10 1/16W 5%
10 1/16W 5%

SM_MA0
SM_MA1
SM_MA2
SM_MA3
SM_MA4
SM_MA5
SM_MA6
SM_MA7
SM_MA8
SM_MA9
SM_MA10
SM_MA11
SM_MA12

MEM_CS#[0:3] 23

MEM_DQM[0:7] 23

C20
D19

MEM_RAS#
MEM_CAS#

A20
B20
B19
C19
A18
A19
C17
C18
B17
A17
A16
C15
C14

MEM_AA0
MEM_AA1
MEM_AA2
MEM_AA3
MEM_AA4
MEM_AA5
MEM_AA6
MEM_AA7
MEM_AA8
MEM_AA9
MEM_AA10
MEM_AA11
MEM_AA12

B16
C16

MEM_BA0
MEM_BA1

MEM_RAS# 22
MEM_CAS# 22

MEM_AA[0:12] 22

E

SM_WE#

A21

MEM_WE#

MEM_WE# 22
F

R69

SM_RCOMP

F6

MEM_COMPA

※2

1

※

27.4 1/16W 1%
CLK_DIMM3 23

SM_RCOMP must be pulled down
to GND with 27.5 ohm resistor.

GND1

Almador-M

GMCH-M-1

R82,R83,R84の抵抗はGMCH(M6)から0.5inch以内に置き、
※のついた信号線は10mil幅以上で配線すること。
Place R82,R83,R84 near GMCH (within 0.5 inch) and
the width of patterns must be more than 10 mil.

TITLE

CAST

C1CPxxxxxx-X1
Rev. DATE

5

G

Laurel
DRAW. No.
Design Appr.

Design 2001.01.16 Komahara Check
4

C

MEM_CKE[0:3] 23

Memoryの配線条件については、回路図̲Page22を参照すること。

3

B

23
23
23
23

MEM_BA[0:1] 22
SM_BA0
SM_BA1

CLK_DIMM2 23

GND1

2

CLK_DIMM0
CLK_DIMM1
CLK_DIMM2
CLK_DIMM3

D

SM_RAS#
SM_CAS#

GND1

1

Board trace

PAD(C24)
Memory I/F

C24

Almador-M

G

A

CPU_D#[0:63] 5

CPU_D#0
CPU_D#1
CPU_D#2
CPU_D#3
CPU_D#4
CPU_D#5
CPU_D#6
CPU_D#7
CPU_D#8
CPU_D#9
CPU_D#10
CPU_D#11
CPU_D#12
CPU_D#13
CPU_D#14
CPU_D#15
CPU_D#16
CPU_D#17
CPU_D#18
CPU_D#19
CPU_D#20
CPU_D#21
CPU_D#22
CPU_D#23
CPU_D#24
CPU_D#25
CPU_D#26
CPU_D#27
CPU_D#28
CPU_D#29
CPU_D#30
CPU_D#31
CPU_D#32
CPU_D#33
CPU_D#34
CPU_D#35
CPU_D#36
CPU_D#37
CPU_D#38
CPU_D#39
CPU_D#40
CPU_D#41
CPU_D#42
CPU_D#43
CPU_D#44
CPU_D#45
CPU_D#46
CPU_D#47
CPU_D#48
CPU_D#49
CPU_D#50
CPU_D#51
CPU_D#52
CPU_D#53
CPU_D#54
CPU_D#55
CPU_D#56
CPU_D#57
CPU_D#58
CPU_D#59
CPU_D#60
CPU_D#61
CPU_D#62
CPU_D#63

160 1/16W 1%
2

160 1/16W 1%

Connect to
GND

C

+/-50mil
CLK_SYSMEM

R6
L4
J4

1

1

※

22pF 25V
Reserve

HOST I/F

1

C93
M3A

0.15inch

2

A

6

7

Description
Appr.

Yoshida
8

Aoki

FUJITSU
LTD.

SHEET
11
9

82

2

3

4

下記抵抗（R85）はM6‑AD24から0.5inch以内に配置すること。

AGP_RCOMP/DVOBC_RCOMP

2
D

GM_GCLK
GM_RCLK

1

RDRAM I/F
CTM_PDGND AH15
CTM#_PDGND AJ15

GND1

Open
Intel confermed

E

AG17
AJ17
AG18
AJ18
AG19
AJ19
AG20
AJ20
AJ11
AH10
AJ10
AG10
AJ9
AG9
AJ8
AG8

CTM
CTM#

CFM
CFM#

DQ_A0
DQ_A1
DQ_A2
DQ_A3
DQ_A4
DQ_A5
DQ_A6
DQ_A7

RQ0
RQ1
RQ2
RQ3
RQ4
RQ5
RQ6
RQ7

DQ_B0
DQ_B1
DQ_B2
DQ_B3
DQ_B4
DQ_B5
DQ_B6
DQ_B7

CMD

DVOC_FIELD_PDGND
AGP_BUSY_PU33

AC28
AC29
AB27

AG6
AJ6

R84

FL5
1
BLM21P300S

1 54.9 1/16W 1%
J23

2

2

BLM11B102S
FL8
1
2
BLM11B102S

FL10
1

AF7
AJ7

DVOA_HSYNC 26
DVOA_VSYNC 26

AD21

I2C_CLK
I2C_DATA

RED
GREEN
BLUE
RED#
GREEN#
BLUE#

REFSET

AD28
AE29

CRT_HSYNC
CRT_VSYNC

AF29
AG29
AH28

CRT_RED
CRT_GREEN
CRT_BLUE

AF28
AG28
AH27

CRT_RED#
CRT_GREEN#
CRT_BLUE#

HLSTRB
HLSTRB#

HL0
HL1
HL2
HL3
HL4
HL5
HL6
HL7
HL8
HL9
HL10

G26
H28
H29
H27
F29
F27
E29
E28
G25
G27
H26

HL0
HL1
HL2
HL3
HL4
HL5
HL6
HL7
HL8
HL9
HL10

CRT_HSYNC 25
CRT_VSYNC 25
CRT_RED 53,57 C
CRT_GREEN 53,57
CRT_BLUE 53,57

HL_RCOMP

HL[0:10] 16

D

Analogue Power

FL6
1

+

AH7

B

2 47 1/16W 5%
1 47 1/16W 5%

AC20
F25

VCCA_DPLL0
VCCA_DPLL1

AE20
G24

VSSA_DPLL0
VSSA_DPLL1

GND1
2

BLM11B102S

+

VCCA_CPLL

FL7
2

G7

GND1

1

BLM11B102S

AE6

VCCA_HPLL

VSSA_CPLL

AD7

VSSA_HPLL

E

G8
GND1

VCCA_DAC
VCCA_DAC

AF26
AG27

VSSA_DAC

FL9
2

1

BLM11B102S
+

AH26

GND1

PWR_1.8VMAIN

GND1

F

Almador-M

C95,C96はGMCH̲F25,GMCH̲AC20ピンの近くに配置すること。
RM3
1
2
3
4

SMT8
10kx4 1/32W 5%
RM4
8
7
6
5
SMT8
10kx4 1/32W 5%

1
2
3
4

DVOA_PCLK
DVOB_CLKINT_PU15
DVOB_INT# 24

DDC2_B_CLK_PU15
VCH_GMBSDA_B VCH_GMBSDA_B 24
DDC2_B_DATA_PU15
VCH_GMBSCL_B VCH_GMBSCL_B 24

GND1
1

2

4
3
2
1

SMT8

VCH_GMBSDA_A
VCH_GMBSDA_A 26
DDC2_A_DATA_PU33
DDC2_A_CLK_PU33
VCH_GMBSCL_A VCH_GMBSCL_A 26

8
7
6
5

10kx4 1/32W 5%
RM5
5
6
7
8

R87,R88,R90,R91,R92,R93,R94は、GMCH(M6)
から0.5inch以内に置き、配線は10mil以上にすること
Place R87,R88,R90,R91,R92,R93,R94 near GMCH (within 0.5 inch) and
the width of patterns must be more than 10 mil.

GMCH-M-2

TITLE

SMT8

RM2

G

DDC2_CLK
DDC2_DATA

GND1
2

1 R74
2 R75

HUB I/F
G29
F28

R86
Open
PWR_CPUBUS
Intel confermed

PWR_1.5VMAIN

1
2
3
4

AJ27

HSYNC
VSYNC

HL_RCOMP must be pulled down
to GND with 55 ohm resistor.

-NOTE
Almador-M
G_PAR/DVO_DETECT signal use for DVO B/C detection.
PWR_3VMAIN
Rx Unprpurated : AGP or Internal graphics with DVOA
R491
Rx Popurated
: DVO B/C selected.
10K 1/16W 5%
This G_PAR/DVO_DETECT pin had internall pull up resister.
2
1
AGP_BUSY_PU33

8
7
6
5

255 1/16W 1%
2

AD25
AC25

DDC1_CLK
DDC1_DATA

2 54.9 1/16W 1%

1

AGP_RCOMP must be pulled down
GND1
to GND with 55 ohm resistor.

AJ16
AH16
AG11
AJ12
AG12
AH13
AG13
AJ13
AG14
AJ14

VCH_GMBSCL_A
VCH_GMBSDA_A

16 HL_STRB
16 HL_STRB#

K24 AGP_RCOMP

DVOA_BLANK#

GND1

AD29

GND1
SCK
SIO

DDC2_A_CLK_PU33 AE26
DDC2_A_DATA_PU33AD26

26 VCH_GMBSCL_A
26 VCH_GMBSDA_A

Open
Intel confermed

DVOA_RCOMP

AF22
AF23

Analog Display I/F

CRT_DDC1_CLK AE27
CRT_DDC1_DATA AD27

CRT_DDC1_CLK/DATA pullup had
CRT connector sections via Q-SW.

AGP_BUSY_PU33 16

DVOA_HSYNC
DVOA_VSYNC

DVOA_RCOMP must be pulled down
to GND with 55 ohm resistor.

25 CRT_DDC1_CLK
25 CRT_DDC1_DATA
DVOB_INT# 24

DVOA_FLD/STL

1
1
1
2
2
2

GND1

1 54.9 1/16W 1% AC22

2

R77
1

R85
330 1/16W 5%

F

G_GNT#/ZV_D15(UV7)

R76

DVOA_CLKINT

2
2
2
1
1
1

G_REQ#/ZV_CLK

ST0/ZV_D14
ST1/ZV_D13
ST2/ZV_D12

Open
Intel confermed

AE22

R78
75 1/16W 1%
R79
75 1/16W 1%
R80
75 1/16W 1%
R81 37.4 1/16W 1%
R82 37.4 1/16W 1%
R83 37.4 1/16W 1%

G_C/BE#0/DVOB_D7
G_C/BE#1/DVOB_BLANK#
G_C/BE#2/ZV_VSYNC
G_C/BE#3/DVOC_D5

DVOA_FIELD_PDGND

DVOA_INTR#

1uF 10V

DVOB_DATA7 L27
P29
R27
Open
T25
Intel confermed
AC27

26 DVOA_PCLK

DVOB_STALL 24

AD20

DVOA_DATA0
DVOA_DATA1
DVOA_DATA2
DVOA_DATA3
DVOA_DATA4
DVOA_DATA5
DVOA_DATA6
DVOA_DATA7
DVOA_DATA8
DVOA_DATA9
DVOA_DATA10
DVOA_DATA11

1uF 10V
1

24 DVOB_BLANK#

DVOA_PCLK

AJ22
AH22
AG22
AJ23
AH23
AG23
AE23
AE24
AJ25
AH25
AG25
AJ26

2

24 DVOB_DATA[0:11]

AC24

AE21

A

DVOA_DATA[0:11] 13,26

C686
10uF 6.3V (TA)

24 VCH_GMBSDA_B

DDC2_B_CLK_PU15 R29
P26
VCH_GMBSCL_B
DDC2_B_DATA_PU15 P27
N25
VCH_GMBSDA_B
R28
P28

PWR_1.5VMAIN

DVOA_CLKIN0
DVOA_CLKIN1

1

24 VCH_GMBSCL_B

DVOA_D0
DVOA_D1
DVOA_D2
DVOA_D3
DVOA_D4
DVOA_D5
DVOA_D6
DVOA_D7
DVOA_D8
DVOA_D9
DVOA_D10
DVOA_D11

AJ24
AG24

C100
1

C

AA29
AA24
AA25
Y24
Y27
Y26
W24
Y28

DVOA_CLK
DVOA_CLK#

2

Open
Intel confermed

9

DVOA_CLKIN[0:1] 26

DVOA I/F
DREFCLK

DVOB_DATA[0:11] 24

DVOB_DATA1
DVOB_DATA0
DVOB_DATA3
DVOB_DATA2
DVOB_DATA5
DVOB_DATA4
DVOB_DATA6
DVOB_DATA9
DVOB_DATA8
DVOB_DATA11
DVOB_DATA10
DVOB_CLKINT_PU15

C97
10uF 6.3V (TA)

AB26

AC19

4 CLK_MCH_DREF48

DVOB_VSYNC 24

C99 1uF 10V
1
2

B

DVOB_HSYNC 24

C726 0.1uF 16V 20%
2
1

AB25
AB29

J29
J28
K26
K25
L26
J27
K29
K27
M29
M28
L24
M27
N29
M25
N26
N27
R25
R24
T29
T27
T26
U27
V27
V28
U26
V29
W29
V25
W26
W25
W27
Y29

2 47 1/16W 5%

1

AA27
AA28

G_AD0/DVOB_HSYNC
G_AD1/DVOB_VSYNC
G_AD2/DVOB_D0
G_AD3/DVOB_D0
AD_STB1/DVOC_CLK
G_AD4/DVOB_D3
AD_STB#1/DVOC_CLK#
G_AD5/DVOB_D2
G_AD6/DVOB_D5
G_AD7/DVOB_D4
SB_STB/ZV_D4
G_AD8/DVOB_D6
SB_STB#/ZV_D3
G_AD9/DVOB_D9
G_AD10/DVOB_D8
G_AD11/DVOB_D11
G_AD12/DVOB_D10
RBF#/ZV_D11
G_AD13/DVOB_CLKINT#
WBF#/ZV_D9
G_AD14/DVOB_FLD/STL
G_AD15
G_AD16/DVOC_VSYNC
PIPE#/ZV_D10
G_AD17/DVOC_HSYNC
G_AD18/DVOC_BLOCK#
G_AD19/DVOC_D0
SBA0/ZV_D8(UV0)
G_AD20/DVOC_D1
SBA1/ZV_D7(Y7)
G_AD21/DVOC_D2
SBA2/ZV_D6
G_AD22/DVOC_D3
SBA3/ZV_D5
G_AD23/DVOC_D4
SBA4/ZV_D2
G_AD24/DVOC_D7
SBA5/ZV_D1
G_AD25/DVOC_D6
SBA6/ZV_D0(Y0)
G_AD26/DVOC_D9
SBA7/ZV_HREF
G_AD27/DVOC_D8
G_AD28/DVOC_D11
G_AD29/DVOC_D10
G_AD30/DVOBC_INTR#/DPMS_CLK
G_AD31/DVOC_FLD/STL
G_FRAME#/M_DDC2_DATA
G_IRDY#/M_I2C_CLK
G_TRDY#/M_DDC2_CLK
AGP_BUSY#
G_STOP#
G_DEVSEL#/M_I2C_DATA
G_PAR/DVO_DETECT

1 R73

1uF 10V

U29
U28

AD_STB0/DVOB_CLK
AD_STB#0/DVOB_CLK#

AD24

2

L29
L28

GBOUT

1uF 10V
1

DVOB_CLKIN0
DVOB_CLKIN1

AGP I/F
GBIN

C98
2

GND1 AG26

2 47 1/16W 5%

C725 0.1uF 16V 20%
2
1

24 DVOB_CLKIN[0:1]

8

M3D
1 R72

C101
2
1

A

7

CLK_GBO66 4

1

r240k 1/16W 5%

6

M3C

1

2

R71

C96
10uF 6.3V (TA)

2

5

R70
C94
47 1/16W 5% 0.01uF 16V R
1
2
1
2

C95
2

1

4 CLK_GBI66

DVOA_FIELD_PDGND
DVOC_FIELD_PDGND
CTM_PDGND
CTM#_PDGND

CAST

C1CPxxxxxx-X1

10kx4 1/32W 5%

Rev. DATE

Design Appr.

Design 2001.01.16 Komahara Check
3

G

Laurel
DRAW. No.

4

5

6

7

Description
Appr.

Yoshida
8

Aoki

FUJITSU
LTD.

SHEET
12
9

82

1

2

3

4

5

6

7

8

9

C99,C100はGMCH̲A8,GMCH̲A12に直接接続すること。
A8,A12pinは可能な限り広い電源ベタに貫通VIAで接続すること。（電源層が望ましい）
またGNDへの接続も貫通VIAで接続すること。
コンデンサはGMCH̲A8,GMCH̲A12の90mil(2.286mm)以内に配置すること。

Digital Power

C

PWR_1.5VMAIN

AC21
AF21
AF24
L23
U24
J26
M26
R26
V26
AA23
AA26
W23
N24

D

PWR_1.8VMAIN

J24
F26

GND1
14 SM_VREF

◎

E11
E20
F12
F20

C107 0.1uF 10V R

2
1

E

C106 0.1uF 10V R
1
2

AC8
AC9
AE7
AF6

A14
B13
C3
C21
E14
F19
D2
G2
K2
N2
T2
W2
AB2
AE2
AH2
B3
E4
H5
L5
P5
U5
Y5
AC5
AF5
AJ5
B6
AH6
E7
AC7
AG7
AD8
AE8
AF8
AH8
B9
G9
AD9
AE9
AF9
AH9
E10
AD10
AE10
AF10
AE11
AF11
AH11
B12
M12
N12
U12
V12
AE12
AF12
AH12
E13
M13
N13
P13
R13
T13
U13
V13
AE13
AF13
N14
P14
R14
T14
U14

PWR_1.8VMAIN

1

AC10
AC11
AD11
AD12
AD13
AD17
AD18
AD19
AE18

C104
2

VCC_LM
VCC_LM
VCC_LM
VCC_LM
VCC_LM
VCC_LM
VCC_LM
VCC_LM
VCC_LM

12,26 DVOA_DATA1

GND1

PWR_3VSUS

VCC_DVO
VCC_DVO
VCC_DVO

VCC_GPIO
VCC_GPIO

VCC_AGP
VCC_AGP
VCC_AGP
VCC_AGP
VCC_AGP
VCC_AGP
VCC_AGP
VCC_AGP

VCCQ_SM
VCCQ_SM
VCCQ_SM
VCCQ_SM
VCCQ_SM

VCCQ_AGP
VCCQ_AGP
VCC_HUB
VCC_HUB

VDD_LM
VDD_LM
VDD_LM
VDD_LM
VDD_LM
VDD_LM
VDD_LM

AD23
AE25
E15
F7
F15
G19
G20

PWR_CPUBUS

V14
V15
V16
AD15
AD16
AE15
AE16

C102はAE15,AE16の近くに配置すること。
GND1

Place C102 near AE15 and AE16 on
GMCH.

PWR_CPUBUS

VCC_CMOS
VCC_CMOS
VCC_CMOS
VCC_CMOS

VTT
VTT
VTT
VTT
VTT
VTT
VTT
VTT
VTT

NC
NC
NC
NC

E2
F5
J5
M5
R5
V5
AA5
AD5
AG5

REF Voltage
E5
F24

◎

14,16 HL_REF

VCC_SM
VCC_SM
VCC_SM
VCC_SM
VCC_SM
VCC_SM
VCC_SM
VCC_SM
VCC_SM
VCC_SM
VCC_SM
VCC_SM
VCC_SM
VCC_SM

68pF 25V

B

VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC
VCC

D5
D8
D11
G11
D14
D17
D20
D23
G23
D26
G10
E12
A8
A12

C105
1
2

N6
T6
H7
K7
L7
W7
Y7
AB7
P12
R12
T12
M14
M15
M16
P18
R18
T18
H23
K23
Y23
M24
P24
T24
V24

H24

SM_REFA
SM_REFB
HLREF

RAM_REFA
RAM_REFB
AGPREF

AD14
AE14

◎

RAM_REF 14

J25

◎

AGP_MCHREF 14,24,26

C110 0.1uF 10V R

1
GND1

C109 0.1uF 10V R
2
1

J7
AA7
2

1
C108
2
F

0.01uF 16V R

VGTLREF

◎

12,26 DVOA_DATA0

M3F
PWR_3VSUS

68pF 25V

C102
1

M3E

PWR_CPUBUS

0.1uF 10V R

GND1

2

A

0.1uF 10V R
C103
2
1

A

GTL_REFA
GTL_REFB

VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS

VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS

AF14
AH14
B15
N15
P15
R15
T15
U15
AF15
AG15
E16
N16
P16
R16
T16
U16
AF16
AG16
M17
N17
P17
R17
T17
U17
V17
AE17
AF17
AH17
B18
M18
N18
U18
V18
AF18
AH18
E19
AE19
AF19
AH19
AF20
AH20
B21
G21
AG21
AH21
AJ21
E22
AD22
AB23
AC23
B24
AH24
E25
H25
L25
P25
U25
Y25
AF25
AC26
B27
AF27
D28
G28
K28
N28
T28
W28
AB28
AE28

R87
1

2.2k 1/16W 5% Reserve
2

R88
2

2.2k 1/16W 5%
Reserve
1

GND1

PWR_1.5VMAIN
B

12,26 DVOA_DATA5
12,26 DVOA_DATA6

R89
1

2.2k 1/16W 5%
2

R90
1

2.2k 1/16W 5% Reserve
2

Almador-M Strapping Options
Signal

Notes
C

DVOA_D0

0=Reserved
1=133MHz(default)

DVOA_D1

0=IOQD1
1=IOQD8(default)

DVOA_D5

0=Desktop(default)
1=Mobile
0=dual ended termination(default)
1=single ended termination

DVOA_D6

D

DVOA_D7

0=Normal opration (default)
1=XOR Chain test mode

DVOA_D8

0=Normal operation(default)
1=Tri-state all i830M outputs

G_PAR

0=DVO B/C Device connected.
1=AGP Device (Default)

E

GND1

GND1

Almador-M

Almador-M

F

C103,C104,C105,C106,C107は各PINの近くに配置すること。

GND1

◎のついた信号線は 25mil以上の太さで配線し、
周りをベタのGNDで配線すること。
The width of signals that marked "◎" must be laid out
more than 25 mil and guard at the both sides, top and
bottom by GND1 pattern.

G

GMCH-M-3,STRAP
TITLE

G

Rickwood Main Board
DRAW. No.

CAST

C1CPxxxxxx-X1
Rev. DATE

Design Appr.

Design 2001.01.16 Komahara Check
1

2

3

4

5

6

7

Description
Appr.

Yoshida
8

Aoki

FUJITSU
LTD.

SHEET
13
9

82

2

1

2

E

F

1

◎

160 1/16W 5%
R101

RAM_REF 13

2

A

R102

560 1/16W 5%

C

上記信号は配線が最短になるように部品を
GMCH(M6)の近くに配置すること。

C

G

3
4

B
A

E

5

PWR_1.8VMAIN

J

H

J

A

◎のついた信号線BGA PAD横に貫通THを空け
その裏面直下に部品を搭載、配線すること。
D
F

AJ
6

J

1
J
J

PWR_3VSUS

K

Rev. DATE
7

Topview
GND1

Design 2001.01.16 Komahara Check
Design Appr.

M

L

M

GND1

2

Yoshida
8

Appr.

L

Description
Aoki

1

2

2

PWR_3VSUS

FUJITSU
LTD.
9

14

82pF 25V

1
C156

2
0.1uF 16V
Reserve
2

GND1

C155

0.1uF 16V

2

0.1uF 16V

2

0.1uF 16V

1

0.1uF 16V

2

1uF 10V

C137
1

0.1uF 10V R

0.1uF 10V R
C136
2
1

C135
2

C134

2

0.1uF 16V

2

0.22uF 10V

1

2

1

0.1uF 16V

1

DRAW. No.

B

C1CPxxxxxx-X1
SHEET
82

C124

2

C123

1

C122

1

C121

1

C120

1

C119

1

C118

1

C117

0.1uF 16V

1

0.1uF 16V

2

0.1uF 16V

2

0.1uF 16V

2

0.1uF 16V

2

0.1uF 16V

2

0.1uF 16V

2

0.1uF 16V

2

1uF 10V

0.1uF 16V
C116
2
1

C115

2

C114

1uF 10V

0.1uF 16V
C113
2
1

C112

1

C111

1

C690

C689 0.22uF 10V
1
2

C688 0.22uF 10V
1
2

PWR_1.8VMAIN

1

C154

1

C153

1

C152

C151
0.1uF 16V
Reserve
1
2

1

82pF 25V

C149
0.1uF 16V
C150
1
2

2

0.1uF 16V

2

82pF 25V
1
2

C133
1

C132

1

82pF 25V

2

8

1uF 10V

0.1uF 16V
C170
2
1

1
C169

0.1uF 16V

2

0.1uF 16V

C148
0.1uF 16V
Reserve
1
2

1

C147

2
C130
0.1uF 16V
C131
1
2

1

0.1uF 16V

2

0.1uF 16V

2

0.1uF 16V

PWR_CPUBUS

C168

2

82pF 25V

C166
0.1uF 16V
C167
2
1

1

0.1uF 16V

2

2

C146
1

82pF 25V

1

1
C129

F

C165

1

82pF 25V

C163
0.1uF 16V
C164
1
2

2

0.1uF 16V
Reserve
2

2

0.1uF 16V

0.1uF 16V
Reserve
2

C145

1

C144

1

C143

2

82pF 25V

1
C142
1

0.1uF 16V
Reserve
2

C141

C128

1

C127

1

7

1uF 10V

GND1

B

82pF 25V
C174
1
2

GND1

上記信号は配線が最短になるように部品を
ICH3の近くに配置すること。

E

1

GND1

0.1uF 16V

300 1/16W 1%

C162

H

2

HUBVSWG 16

0.1uF 16V

R98

1

R95

C687 0.22uF 10V
1
2

1

2

6

C172
0.1uF 16V
C173
2
1

上記信号は配線が最短になるように部品を
GMCH(M6)の近くに配置すること。
GND1

1

470pF 25V

◎

2

GND1

A

C161

300 1/16W 1%

C140
0.1uF 16V
Reserve
1
2

PWR_1.8VMAIN

D

2

82 1/16W 1%
GND1

1

R100
GND1

2

300 1/16W 1%

0.1uF 16V

R94

1uF 10V

AGP_MCHREF 13,24,26

5

10uF 6.3V B
Reserve

82 1/16W 1%

C706

R97

HL_REF 13,16

1

PWR_1.5VMAIN

上記抵抗とコンデンサは、 極力 GMCH と ICH3 の
中間になるよう配置し、 それぞれの配線長は 10cm
以内とすること
2

GND1

◎

C160
2
1

◎

2

R92

1

C158
1
2

300 1/16W 1%

C139

上記信号は配線が最短になるように部品を
GMCHの近くに配置すること。

4

1uF 10V
Reserve

R99
SM_VREF 13

1

47 1/16W 1%

2

1

R93

1

2

R91

C159
2

C138
2
1
2

240 1/16W 1%

3

1

1K 1/16W 1%
1

1

A

2

470pF 25V
1

1

◎

1

2

2

2

2

D

2

1

1uF 10V

1K 1/16W 1%
1

1

R96

2

2

C

C171
1

1

B

2

1

PWR_3VSUS

9

PWR_CPUBUS

J
G

TITLE

Rickwood Main Board
CAST

A

PWR_1.8VMAIN

C

B

G
PWR_3VSUS

C

PWR_1.5VMAIN

D

PWR_1.5VMAIN

E

GND1

H

GND1

F

B
K

PassC for GMCH-M
G

1

2

3

4

5

6

7

8

9

PWR_3VMAIN

1
0
0

0
0
1

Address
01011,10
01011,00
01011,01

PWR_5VMAIN

A

RM6
10kx4 1/32W 5%
SMT8

A0

1

A

A1

1
2
4
3

ADD
pin
GND
N.C
VCC

2

8
7
5
6

R103
10k 1/16W 5%
TP2
TACK

M4

B

FAN_TACH

2

38,50,52 SMBCLK
38,50,52 SMBDATA

16
15

B

TACH PWM_OUT
SMBCLK
SMBDATA

INT#

THERM#

☆

2

☆

5 CPU_THMDC

C

10mil

C175
2200pF 25V
Reserve

GND1
CPU̲THMDA

10mil

CPU̲THMDC

13

10mil

THLTL# 16

8

FANFAULT# 41

DX+

DX-

VCC

6

NC
NC0
NC1
NC2

C

GND0

ADD

C176
0.1uF 16V

5

ADM1030_Rev3

GND1

GND1

本ICはCPUの近くに配置願います。

10mil
10mil

ATFINT# 38

PWR_3VMAIN
9
3
4
11
12

10mil
10mil

10

14
7

1

コンデンサは本ICの近くに配置

ADFANON

2

☆印の付いた信号線(CPU̲THMDA,CPU̲THMDC)は、
GND1で両側をガードすること
（下図参照）

FANFAULT#
1

5 CPU_THMDA

1

GND1

D

D

TP95
FAN

Q1
PWR_5VSUS

Si2305DS
01

2
1

1

1

CN22
3

C177
4.7uF 10V

02
03

FAN_TACH
2

2

2

R104
470k 1/16W 5%

C178
1000pF 25V

1

2

E

+
NC
E

FAN CN

1

R105
47k 1/16W 5%

TP96
3

TACK
Q2
2SK3019

1

GND1

2

ADFANON

F

F

GND1

Thermister,FAN
TITLE

G

G

Rickwood Main Board
DRAW. No.

CAST

C1CPxxxxxx-X1
Rev. DATE

Design Appr.

Design 2001.01.16 Komahara Check
1

2

3

4

5

6

7

Description
Appr.

Yoshida
8

Aoki

FUJITSU
LTD.

SHEET
15
9

82

3

4

5

6

7

◎のついた信号線は 25mil 以上の太さで配線し、
左右と下をベタの GND 線で囲むこと

M5A

T5

4 CLK_ICH33

D

V4

12 AGP_BUSY_PU33

AA1

39 RIOUT#

AB3

PLLB#

V19

45 VGATE

AA6

17,25,40 ICHPWROK

AA7

40,45 RSMRST#

J22
U22
Y22

5,8 CPU_FERR#

HL_REF 13,14
HIREF

L20

◎

C180
1uF 10V

C159はM8‑L20pinの
近くに配置すること。

GND1

LAN_CLK

LAN_RSTSYNC

LAN_RXD0
LAN_RXD1
LAN_RXD2

LAN_TXD0
LAN_TXD1
LAN_TXD2

D7
B9
C10
A10

Intel Checking!!!

LAN_RST#
EE_SHCLK
EE_DOUT
EE_CS

EE_DIN

LDRQ#0
LDRQ#1

FWH0/LAD0
FWH1/LAD1
FWH2/LAD2
FWH3/LAD3
FWH4/LFRAME#

SLP_S1#
SLP_S3#
SLP_S5#

PWRBTN#
THRM#
AGPBUSY#
RI#

SUS_STAT#/LPCPD#
C3_STAT#/GPIO21
STP_PCI#
STP_CPU#
DPRSLPVR

BATLOW#

CPUPERF#
SSMUXSEL

VGATE/VRMPWRGD
PWROK

A20M#
CPUSLP#
IGNNE#
INIT#
INTR
NMI
SMI#
STPCLK#

RSMRST#
FERR#
RCIN#
A20GATE

D10
E8
E9

V1
U3
T3
U2
U1

LPC_AD0 20,37,39
LPC_AD1 20,37,39
LPC_AD2 20,37,39
LPC_AD3 20,37,39
LPC_FRAME# 19,20,37,39

W20
AA5
AA2

19,27
19,25
19,25
19,42

SUSA# 71
SUSB# 4,37,40,42,45,60,61,62,69,76
SUSC# 50,62,70,71

AB4
V5
U21
V21
AB21
Y20
U20

17 ICH_GPI1

V23
W21
AA21
AB23
AA23
Y21
Y23
U23

CPU_A20M# 5

PWR_RTC
D60 1SS400
2
1

1

R110

GND1

1k 1/16W 5%

1

Y6

SUSCLK
SMLINK0
SMLINK1

INTRUDER#

W23
AB22

CPU_PWRGD 5,8
CPU_DPSLP# 5,8,60

AA4 CLK_32K_STD

CLK_32K_STD 50

AC3
AB2

2

R113
1

SMLINK0_PU33
SMLINK1_PU33

2

1

F

TP3
PWR_RTCBATT
PWR_RTCBATT

8
7
5
6

1
1
2
4
3

SMT8
10kx4 1/32W 5%

PWR_3VSTD

C186
0.1uF 16V

C188
1000pF 25V

SMLINK0_PU33
SMLINK1_PU33

1

2

RM7
38 KBINIT#
38 KBA20G

CN20

2

CLKRUN#
SERIRQ

3

AC7

AC6

AB7

M3
F1
N3
H1
H2
G5
M1

A

PCI_DEVSEL# 19,27,29,42,50
PCI_FRAME# 19,27,29,42,50
PCI_IRDY# 19,27,29,42,50
PCI_TRDY# 19,27,29,42,50
PCI_STOP# 19,27,29,42,50
PCI_PAR 27,29,42,50
PCI_LOCK# 19,29

M2

PCI_PERR# 19,27,29,42,50

AC2
H22

B

1

PCI_CLKRUN# 19,27,29,37,42,50
SERIRQ 19,29,37

2

PIRQ#A
PIRQ#B
PIRQ#C
PIRQ#D
PIRQ#E/GPIO2
PIRQ#F/GPIO3
PIRQ#G/GPIO4
PIRQ#H/GPIO5

B1
C1
B2
A2
A6
B5
C5
A5

PCI_INT#0
PCI_INT#1
PCI_INT#2
PCI_INT#3

19,29
19,29
19,50
19,50

PCI_INT#4
PCI_INT#5
PCI_INT#6
PCI_INT#7

19,27
19,42
19
19
C

IRQ14
IRQ15
REQ#0
GNT#0
REQ#1
GNT#1
REQ#2
GNT#2
REQ#3
GNT#3
REQ#4
GNT#4
REQ#5/REQ#B/GPIO1 GNT#5/GNT#B/GPIO17

A4
E3
D2
D5
B4
B3

PCI_GNT#0
PCI_GNT#1
PCI_GNT#2
PCI_GNT#3

27
29
50
42

SERR#
PME#
OC#0/GPIO32
OC#1/GPIO33
OC#2/GPIO34
OC#3/GPIO35
OC#4/GPIO36
OC#5/GPIO37

USBP0P
USBP0N
USBP1P
USBP1N
USBP2P
USBP2N
USBP3P
USBP3N
USBP4P
USBP4N
USBP5P
USBP5N

USBRBIAS

USBLEDA#0/GPIO32
USBLEDA#1/GPIO33
USBLEDA#2/GPIO34
USBLEDA#3/GPIO35
USBLEDA#4/GPIO36
USBLEDA#5/GPIO37
USBLEDG#0/GPIO38
USBLEDG#1/GPIO39
USBLEDG#2/GPIO40
USBLEDG#3/GPIO41
USBLEDG#4/GPIO42
USBLEDG#5/GPIO43

RTCX1

RTCX2

D19
D18
A19
A18
E17
E16
B17
B16
D15
D14
A15
A14

USB_P0P
USB_P0N
USB_P1P
USB_P1N
USB_P2P
USB_P2N
USB_P5P
USB_P5N
USB_P4P
USB_P4N
USB_P3P
USB_P3N

H20
G22
F21
G19
E22
E21
H21
G23
F23
G21
D23
E23

49
49
49,53
49,53
55
55
52
52
52
52
57
57

E

ICH_GPIO42 18
ICH_GPIO43 18
PWR_3VSTD

VBIAS
RTCRST#

CLK_PMU32K 39,71

CL2

GND1

Q58
2SK3019

1

D

FR_USBON 52

ICH3-M

CL1

R118はM8‑H22pinの
近くに配置すること。

R107 22 1/16W 5%

AB6
PWR_RTC
150K 1/16W 5% VCCRTC
2
1

Y7

+

F

PLLB#
Q3
2SK3019

1

40,71 PLLB

GND1

RTC BAT CN

PERR#

PCI_C/BE#[0:3] 27,29,42,50

PCI_C/BE#0
PCI_C/BE#1
PCI_C/BE#2
PCI_C/BE#3

2

PWR_5VMAIN

1

GND

C184 0.047uF 10V
2
1

2

R114
15k 1/16W 5%

ICH3-M

C187
1000pF 25V
2
1

OUT

B21

1k 1/16W 5%
2
1 RTCRST#

R124はM8‑Y6pinの
近くに配置すること。

2

VDD
VIO

GND1

100k 1/16W 5%

G

4
1

32.768KHz

1uF 10V

R112
2

CPUPWRGD
DPSLP#

C185

PWR_RTC

GPIO0/REQ#A
GPIO7
GPIO8
GPIO12
GPIO13

X2

1

C4
V2
W2
Y4
Y2

EXTSMI#
KBCSCI
EXTSCI#
BLUE_RI
BLID

1
2
R108
33K 1/16W 1%
R504

D61 1SS400
2 2
1

E

19,39
38
39
17,57
40

E12
D12
C12
B12
A12
A11

49 USB_OC#5

PWR_PMU

CPU_IGNNE# 5
CPU_INIT# 5,8,20
CPU_INTR 5,8
CPU_NMI 5,8
CPU_SMI# 5,8
CPU_STPCLK# 5

L5
W1

49 USB_OC#0
49 USB_OC#1

PWR_RTCBATT

GLO/HI# 5
VR_HI/LO# 60

D3
F4
A3
R4
E4
D4

PCI_REQ#0
PCI_REQ#1
PCI_REQ#2
PCI_REQ#3

19,27,29,42,50 PCI_SERR#
39 WAKEOUT#

SUSTAT# 37,40
STP_PCI# 4
STP_CPU# 4
DPRSLPVR 60

AB14
W19

56 IRQ14
55,56 IRQ15

PWR_3VMAIN

DEVSEL#
FRAME#
IRDY#
TRDY#
STOP#
PAR
PLOCK#

PCI_RST# 11,19,20,24,26,27,37,40

K2
K5
N1
R2

2

U5

15 THLTL#

GND1

C/BE#0
C/BE#1
C/BE#2
C/BE#3

AD0
AD1
AD2
AD3
AD4
AD5
AD6
AD7
AD8
AD9
AD10
AD11
AD12
AD13
AD14
AD15
AD16
AD17
AD18
AD19
AD20
AD21
AD22
AD23
AD24
AD25
AD26
AD27
AD28
AD29
AD30
AD31

Y1

R115
1

40 BSRBTN#

PCIRST#

3

AB1

36.5 1/16W 1%

1

T2
U4

19,37 LPC_DRQ#0
19 LPC_DRQ#1

HL_STRB 12
HL_STRB# 12

1

9

3

C

D8

R106

2

R503
2
Reserve
10M 1/16W 5%

GND1

HL_COMPIA

10M 1/16W 5%
2

Y5

N22
P23
K19

R111

C8
A8
A9

HI_STB
HI_STB#
HICOMP

HI0
HI1
HI2
HI3
HI4
HI5
HI6
HI7
HI8
HI9
HI10
HI11

1

Intel Checking!!!

C9

HITERM

J2
K1
J4
K3
H5
K4
H3
L1
L2
G2
L4
H4
M4
J3
M5
J1
F5
N2
G4
P2
G1
P1
F2
P3
F3
R1
E2
N4
D1
P4
E1
P5

PCI_AD0
PCI_AD1
PCI_AD2
PCI_AD3
PCI_AD4
PCI_AD5
PCI_AD6
PCI_AD7
PCI_AD8
PCI_AD9
PCI_AD10
PCI_AD11
PCI_AD12
PCI_AD13
PCI_AD14
PCI_AD15
PCI_AD16
PCI_AD17
PCI_AD18
PCI_AD19
PCI_AD20
PCI_AD21
PCI_AD22
PCI_AD23
PCI_AD24
PCI_AD25
PCI_AD26
PCI_AD27
PCI_AD28
PCI_AD29
PCI_AD30
PCI_AD31

1uF 10V

18 HL11

※抵抗R117はM8から0.5inch以内に置き、
10mil幅以上で配線すること。

C181
2

B

L22
M21
M23
N20
P21
R22
R20
T23
M19
P19
N19
R19

PCICLK

27,29,42,50 PCI_AD[0:31]

1

1

C158はM8‑L19pinの
近くに配置すること。

HL0
HL1
HL2
C179
HL3
HL4
1uF 10V HL5
HL6
HL7
GND1
HL8
HL9
HL10

CLK14
CLK48
CLK66

2

L19

14 HUBVSWG
12 HL[0:10]

2

A

J23
F20
T19

4 CLK_ICH14
4 CLK_ICH48
4 CLK_ICH66

8

M5B

100k 1/16W 5%

2

2

1

上記振動子(X2)は、ICH3(M7)の近傍に配置すること。
また、振動子両端のパターンに隣接して、
高速な信号を走らせてはならない。（層構成も考慮のこと）

GND1

GND1

TITLE

ICH3-M-1
CAST

C1CPxxxxxx-X1

GND1
Rev. DATE

Design Appr.

Design 2001.01.16 Komahara Check
1

G

Rickwood Main Board
DRAW. No.

2

3

4

5

6

7

Description
Appr.

Yoshida
8

Aoki

FUJITSU
LTD.

SHEET
16
9

82

1

2

3

4

5

6

7

8

9

M5D

55,56 IDE_SDD[0:15]
Y17
W17
AC17
AB16
W16
Y14
AA13
W15
W13
Y16
Y15
AC16
AB17
AA17
Y18
AC18

IDE_SDD0
IDE_SDD1
IDE_SDD2
IDE_SDD3
IDE_SDD4
IDE_SDD5
IDE_SDD6
IDE_SDD7
IDE_SDD8
IDE_SDD9
IDE_SDD10
IDE_SDD11
IDE_SDD12
IDE_SDD13
IDE_SDD14
IDE_SDD15

C

AB18
AB19

55,56 IDE_SDDREQ
56 IDE_SDIORDY

B7

50 AC97_BITCLK
D

B11
C11

33 AC97_SDIN0
50 AC97_SDIN1

J19

4 CLK_ICHAPIC33
R120
Reserve
330 1/16W 5%
1
2

AC5

71 ICHSMBALT#

SDD0
SDD1
SDD2
SDD3
SDD4
SDD5
SDD6
SDD7
SDD8
SDD9
SDD10
SDD11
SDD12
SDD13
SDD14
SDD15

SDA0
SDA1
SDA2
SDDACK#
SDIOR#
SDIOW#

SPKR
GPIO16/GNT#A

AC21
AC22

AC_SDIN0
AC_SDIN1

APICCLK

SMBALERT#/GPIO11

AC_SYNC
AC_SDOUT
AC_RST#

APICD0
APICD1

SMBCLK
SMBDATA

AC20
AA19
AB20

IDE_SDA0 55
IDE_SDA1 55
IDE_SDA2 55

Y19

W3
W4
Y3
10pF 25V Reserve

C195
2
1

40 PCICACT#
37 SERB_SIN1

GPIO25
GPIO27
GPIO28

N/C
N/C
N/C
N/C
N/C

F7
F8
K10

IDE_SDDACK# 55

AC19

IDE_SDIOR# 56

AA18

IDE_SDIOW# 56

H23

SPKSYS 18,39

B6

A7
C7

R118
2
R119
1

0 1/16W
1
0 1/16W
2

D11

R130,R131はM8(ICH3)の
近くに配置すること。
AC97_SYNC 33,50
AC97_SDOUT 18,33,50
AC_RST# 33,50

J20
J21

CPU_APICD0 5,8
CPU_APICD1 5,8
Q4

AC4
AB5

3

SMB_CLK_ICH1

2SK3019
2

SMB_CLK_ICH 4,23,25,50

1

GND1
E

E11
J18
K6
K18
M14
P6
P18
R18
T18
U19
V10
V14

IDE_SDCS#1 55
IDE_SDCS#3 55

SDDREQ
SIORDY
AC_BIT_CLK

PWR_1.8VMAIN

C2
E7
T21
D6
T1

SMB_DATA_ICH 4,23,25,50

ICH3-M

16,25,40 ICHPWROK

PWR_3VMAIN

GND1

C175はM8‑B7pinの近くに配置すること。

F

PWR_3VSTD
71 ICHSMBALT#

SMB_CLK_ICH1

16,57 BLUE_RI
ICH_GPI1

16

1
2
3
4

RM8

SMT8

8
7
6
5

10kx4 1/32W 5%

GND1

A1
A13
A16
A17
A20
A23
B8
B10
B13
B14
B15
B18
B19
B20
B22
C3
C6
F19
C14
C15
C16
C17
C18
C19
C20
C21
C22
D9
D13
D16
D17
D20
D21
D22
E5
E14
E15
E18
E19
E20
F22
G3
G20
H19
J5
K11
K13
K20
K21
K22
K23
A21

VCC1_8
VCC1_8
VCC1_8
VCC1_8
VCC1_8
VCC1_8
VCC1_8
VCC1_8
VCC1_8
VCC1_8
VCC1_8
VCC1_8
VCCLAN1_8
VCCLAN1_8
VCCLAN1_8

VCCSUS3_3
VCCSUS3_3
VCCSUS3_3
VCCSUS3_3
VCCSUS3_3
VCCSUS3_3
VCCLAN3_3
VCCLAN3_3
V5REF1
V5REF2
V5REF_SUS1
V5REF_SUS2

VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS

VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS

E10
F17
F18
K14
V8
V9

1
D3
RB521S-30

2
PWR_3VSTD

1
R116
1k 1/16W 5%

C191
1uF 10V

PWR_3VSTD

GND1

PWR_3VMAIN

F9
F10
E6
W8

PWR_5VREF_STD

C13
W5
L3
L10
L11
L12
L13
L14
L21
L23
M11
M12
M13
M20
M22
N5
N10
N11
N12
N13
N14
N21
N23
P11
P13
P20
P22
R3
R5
R21
R23
T4
T20
T22
V3
AA22
V20
W6
W7
W10
W14
W18
W22
Y8
AA3
AA8
AA12
AA16
AA20
AB8
AC1
AC8
AC23
A22

1

C194
1uF 10V

2
C

R117
1k 1/16W 5%

D

E

F

GND1

ICH3-M

ICH3-M-2
G

Rickwood Main Board

◎のついた信号線は 25mil 以上の太さで配線し、
左右と下をベタの GND 線で囲むこと

DRAW. No.

CAST

C1CPxxxxxx-X1
Rev. DATE

Design Appr.

Design 2001.01.16 Komahara Check
3

GND1
PWR_5VSUS

上記部品はM8(ICH3)の近くに配置すること。

TITLE

2

B

GND1

G

1

PWR_5VMAIN

2

C193
0.1uF 16V

IDE_PDIOW# 56

GND1

2

Y12

PWR_5VREF_MAIN

C192
1000pF 25V
1
2

SDCS#1
SDCS#3

IDE_PDIOR# 56

VCCSUS1_8
VCCSUS1_8
VCCSUS1_8
VCCSUS1_8
VCCSUS1_8
VCCSUS1_8
VCCSUS1_8
VCCSUS1_8
VCCSUS1_8
VCCSUS1_8

1

PDDREQ
PIORDY

IDE_PDDACK# 56

AC13

VCC3_3
VCC3_3
VCC3_3
VCC3_3
VCC3_3
VCC3_3
VCC3_3
VCC3_3
VCC3_3
VCC3_3
VCC3_3
VCC3_3
VCC3_3
VCC3_3
VCC3_3

A

D4
RB521S-30

PDIOW#

Y13

B23
C23
E13
F14
F15
F16
K12
P10
V6
V7

V_CPU_IO
V_CPU_IO
V_CPU_IO

2

PDIOR#

IDE_PDA0 56
IDE_PDA1 56
IDE_PDA2 56

1

PDDACK#

AA14
AC14
AA15

F6
G6
G18
H6
H18
J6
M10
P12
R6
T6
U6
V15
V16
V17
V18

1

PWR_1.8VSTD
PDA0
PDA1
PDA2

PWR_3VMAIN
P14
U18
V22

2

AB12
AB13

56 IDE_PDDREQ
56 IDE_PDIORDY

IDE_PDCS#1 56
IDE_PDCS#3 56

1

B

PDD0
PDD1
PDD2
PDD3
PDD4
PDD5
PDD6
PDD7
PDD8
PDD9
PDD10
PDD11
PDD12
PDD13
PDD14
PDD15

AC15
AB15

2

W12
AB11
AA10
AC10
W11
Y9
AB9
AA9
AC9
Y10
W9
Y11
AB10
AC11
AA11
AC12

IDE_PDD0
IDE_PDD1
IDE_PDD2
IDE_PDD3
IDE_PDD4
IDE_PDD5
IDE_PDD6
IDE_PDD7
IDE_PDD8
IDE_PDD9
IDE_PDD10
IDE_PDD11
IDE_PDD12
IDE_PDD13
IDE_PDD14
IDE_PDD15

PDCS#1
PDCS#3

1

PWR_1.5VMAIN

56 IDE_PDD[0:15]

C190
0.1uF 16V

2

M5C
A

C189
1000pF 25V
1
2

PWR_3VMAIN

4

5

6

7

Description
Appr.

Yoshida
8

Aoki

FUJITSU
LTD.

SHEET
17
9

82

1

2

3

4

PWR_3VMAIN
A

17,39 SPKSYS
17,33,50 AC97_SDOUT

5

R122 1k 1/16W 5% Reserve
2
1

SPKSYS

0=Nomal mode (Default)
1=NO REBOOT

AC97_SDOUT

0=Nomall mode (Deflault)
1=SAFE MODE

7

8

9

下記のICH3のコンデンサは、各電源ピンの近くに均等に配置すること。
また複数種類のコンデンサがある場合は、容量の小さいコンデンサを優先的に各電源ピンの近くに配置すること。

Configuration Table

Thise ressister use for strap signal.
R121 1k 1/16W 5% Reserve
2
1

6

A

PWR_3VMAIN

1
2

C207 0.1uF 10V R

2
1

C206 0.1uF 10V R

47pF 25V
C205

1
2

C204 0.1uF 10V R
2
1

47pF 25V
C203

1
2

C202 0.1uF 10V R
2
1

47pF 25V
C201

C200 0.1uF 10V R
1
2

2
1

C199 0.1uF 10V R
2
1

47pF 25V
C198

C197 0.1uF 10V R
2
1

1
2
B

C196 0.1uF 10V R
1
2

ICH3

B

GND1

49 USB_OC#5

1
2

0.1uF 10V R

2001.01.23
Part Change
C191を47pF25V‑>0.1uF10VRに変更
Reserve‑>Mount
C190をMountに変更
C

C215

1
2

C214 0.1uF 10V R

47pF 25V
C213

1
2

C212

0.1uF 10V R
2
1

C211 0.1uF 10V R

PWR_5VSUS

C210 0.1uF 10V R
2
1

R489 10k 1/16W 5%
2
1

2

2001.01.31
Delete Part
R137を削除

C

C209 0.1uF 10V R
2
1

PWR_1.8VMAIN

1

R124 10k 1/16W 5%
2
1

C208 0.1uF 10V R
2
1

16 HL11

PWR_1.8VMAIN

GND1

1
2

0.1uF 10V R

D

C222

C221

0.1uF 10V R

2
1

C220

1

0.1uF 10V R

PWR_1.8VSTD

2

C219 0.1uF 10V R

1
2

2

1uF 10V

1
C218

1
2
D

C217 0.1uF 10V R

PWR_3VSTD

GND1

E

E

1
2

1

C223

C225 0.1uF 10V R

R126 10k 1/16W 5%
1
2

F

C224 0.1uF 10V R

16 ICH_GPIO43

2

16 ICH_GPIO42

PWR_1.5VMAIN

1uF 10V
2
1

PWR_3VMAIN
R125 10k 1/16W 5%
1
2

F

GND1

Pullup & PassC for ICH3-M

本ページの部品はM8(ICH3)の近くに配置すること。

TITLE

G

G

Rickwood Main Board
DRAW. No.

CAST

C1CPxxxxxx-X1
Rev. DATE

Design Appr.

Design 2001.01.16 Komahara Check
1

2

3

4

5

6

7

Description
Appr.

Yoshida
8

Aoki

FUJITSU
LTD.

SHEET
18
9

82

1

2

3

4

5

6

7

8

9

PWR_3VMAIN

RM9
16,50
16,29
16,50
16,29

PCI_INT#3
PCI_INT#0
PCI_INT#2
PCI_INT#1

8
7
6
5

16,27
16
16,42
16

PCI_INT#4
PCI_INT#7
PCI_INT#5
PCI_INT#6

4
3
2
1

1
2
3
4

A

SMT8
8.2kx4 1/32W 5%
RM10

SMT8

A

5
6
7
8

8.2kx4 1/32W 5%

B

B

RM11
C

16,27,29,42,50
16,27,29,42,50
16,27,29,42,50
16,27,29,42,50

PCI_PERR#
PCI_TRDY#
PCI_IRDY#
PCI_SERR#

1
2
3
4

16,27,29,42,50
16,27,29,42,50
16,29
16,27,29,42,50

PCI_FRAME#
PCI_STOP#
PCI_LOCK#
PCI_DEVSEL#

8
7
6
5

8
7
6
5

C

SMT8
8.2kx4 1/32W 5%
RM12
1
2
3
4

SMT8
8.2kx4 1/32W 5%

D

D

RM13

PWR_3VMAIN

16,25
16,27
16,25
16,42

E

RM14

16,20,37,39 LPC_FRAME#

8
7
6
5

R127

1

1
2
3
4

E

SMT8
8.2kx4 1/32W 5%
RM15

SMT8
10kx4 1/32W 5% res
Reserve

1
3
2
4

16,27,29,37,42,50 PCI_CLKRUN#
PCI_RST#
16,29,37 SERIRQ
16,39 EXTSMI#

2

C226
1

2

10k 1/16W 5%
Reserve
F

枠内は自由にピンスワップ可

330pF 50V
Reserve
1
2

16 LPC_DRQ#1
16,37 LPC_DRQ#0

1
2
3
4

8
7
6
5

PCI_REQ#2
PCI_REQ#0
PCI_REQ#1
PCI_REQ#3

8
11,16,20,24,26,27,37,40
6
7
5
SMT8
8.2kx4 1/32W 5%
GND1

C227
0.1uF 16V
Reserve

F

GND1

本枠内の部品は、ICH3‑Mの近くに配置すること。

Pullup for AGP,PCI,LPC
TITLE

G

G

Rickwood Main Board

本ページの部品はM8(ICH3)の近くに配置すること。

DRAW. No.

C1CPxxxxxx-X1
Rev. DATE

Design Appr.

Design 2001.01.16 Komahara Check
1

2

3

4

5

CAST

6

7

Description
Appr.

Yoshida
8

Aoki

FUJITSU
LTD.

SHEET
19
9

82

1

2

3

4

5

6

A

7

8

9

A

M6

9

4 CLK_FWH33

40 FWHTBL#

20

40 FWHWP#

19
FWHINIT#

11,16,19,24,26,27,37,40 PCI_RST#

B

37
12

CLK

FWH0
FWH1
FWH2
FWH3
FWH4

TBL#
WP#

ID0
ID1
ID2
ID3

INIT#
RST#

25
26
27
28
38

LPC_AD0 16,37,39
LPC_AD1 16,37,39
LPC_AD2 16,37,39
LPC_AD3 16,37,39
LPC_FRAME# 16,19,37,39

24
23
22
21

B

PWR_3VMAIN

2

PWR_1.5VMAIN

GND1

1
3
4
5
6
8
13
14

FWHINIT#

3

C

Q5
1

FGPI0
FGPI1
FGPI2
FGPI3
FGPI4

RFU0
RFU1
RFU2
RFU3
RFU4

IC

VCC0
VCC1
VCCA

NC0
NC1
NC2
NC3
NC4
NC5
NC6
NC7

VPP

32
33
34
35
36
10
31
39
11
2

18
17
16
15
7

C

C228
GND0
GND1
GNDA

29
30

1

24,57 LCDID0
24,57 LCDID1

0.1uF 16V

40

DTC143TEA
GND1

2

FWH1-8MB

5,8,16 CPU_INIT#
D

D

PWR_5VMAIN
PWR_3VMAIN

TP4
DEBUG09
TP5
DEBUG00
TP6
DEBUG01
TP7
DEBUG02
TP8
DEBUG03
TP9
DEBUG04
TP10
DEBUG05
TP11
DEBUG06
TP12
DEBUG07
TP13
DEBUG08

16,37,39 LPC_AD0
16,37,39 LPC_AD1
16,37,39 LPC_AD2
16,37,39 LPC_AD3

E

16,19,37,39 LPC_FRAME#
4 CLK_FWH33
11,16,19,24,26,27,37,40 PCI_RST#

E

PWR_3VMAIN
RM16
FWHINIT#
24,57 LCDID1
24,57 LCDID0
FWHWP#

F

8
7
6
40 5

SMT8
10kx4 1/32W 5%

1
2
3
4

GND1

GND1

F

本枠内のTPは一列に配置すること

FWH(BIOS)

TITLE

G

G

Rickwood Main Board

本ページの部品はM10(FWH)の近くに配置すること。

DRAW. No.

CAST

C1CPxxxxxx-X1
Rev. DATE

Design Appr.

Design 2001.01.16 Komahara Check
1

2

3

4

5

6

7

Description
Appr.

Yoshida
8

Aoki

FUJITSU
LTD.

SHEET
20
9

82

1

2

3

4

MEM̲AA[0:12],MEM̲RAS#,MEM̲CAS#,MEM̲WE#,MEM̲BA[0:1]の配線条件
L0

L1

5

6

7

8

9

CLK̲DIMM[0:3]の配線条件

L2

L0

L1

A

A

slot_1

GMCH

slot_0

GMCH
SO-DIMM
PAD

SO-DIMM
PAD
Section
L0
L0+L1

B

L0+L1+L2

Mnimum

Maximum

N/A

0.8inch

1.5inch

N/A

N/A

6.0inch

Section

Mnimum

L0

N/A

Maximum
0.25inch

L0+L1

4.9inch

5.1inch

B

CLK̲DIMM[0:3]のお互いの線長を+/‑100milにすること。
MEM̲CS#[0:3],MEM̲CKE[0:3]の配線条件

RM17
MEM_AA0
MEM_AA1
MEM_AA3
MEM_AA2

4
3
2
1

MEM_AA4
MEM_AA5
MEM_AA7
MEM_AA6

8
7
6
5

MEM_AA8
MEM_AA9
MEM_AA10
MEM_AA11

1
2
3
4

MEM_ADA[0:12] 23
SMT8

11 MEM_AA[0:12]

5
6
7
8

MEM_ADA0
MEM_ADA1
MEM_ADA3
MEM_ADA2

1
2
3
4

MEM_ADA4
MEM_ADA5
MEM_ADA7
MEM_ADA6

8
7
6
5

MEM_ADA8
MEM_ADA9
MEM_ADA10
MEM_ADA11

L0

10x4 1/32W 5%
RM18
C

MEM_AA12

SMT8
10x4 1/32W 5%
RM19

SMT8
10x4 1/32W 5%
R128
2
1

GMCH

Section

Mnimum

L0

1.5inch

Maximum
5.0inch

CLK̲DIMM[0:3]の配線長より‑0.2inch+/‑100milで
配線すること。

MEM_ADA12

MEM̲D[0:63],MEM̲DQM[0:7]の配線条件

10 1/16W 5%
D

C

SO-DIMM
PAD

D

RM20
11
11
11
11

MEM_RAS#
MEM_CAS#
MEM_BA0
MEM_BA1

11 MEM_WE#

1
2
3
4

SMT8
10x4 1/32W 5%
R129
2

8
7
6
5

1

L0

MEM_RAS#D 23
MEM_CAS#D 23
MEM_BA0D 23
MEM_BA1D 23

L1

slot_1

GMCH
MEM_WE#D 23

slot_0

SO-DIMM
PAD

10 1/16W 5%

E

枠内は自由にピンスワップ可

Section

Mnimum

L0+L1

1.5inch

L1

N/A

Maximum
E

4.0inch
0.7inch

MEM̲D[0:63],MEM̲DQM[0:7]の全信号線は
お互いの配線長誤差を+/‑0.5inchにすること。

F

F

SDRAM Dumping
System Memory Design Guideline
TITLE

G

G

Rickwood Main Board
DRAW. No.

CAST

C1CPxxxxxx-X1
Rev. DATE

Design Appr.

Design 2001.01.16 Komahara Check
1

2

3

4

5

6

7

Description
Appr.

Yoshida
8

Aoki

FUJITSU
LTD.

SHEET
22
9

82

1

2

3

4

5

6

7

8

9

PWR_3VSUS

MEM_DQM3
MEM_DQM2
MEM_ADA0
MEM_ADA1
MEM_ADA2

22 MEM_ADA0
22 MEM_ADA1
22 MEM_ADA2
11 MEM_D[0:63]

B

MEM_D23
MEM_D22
MEM_D21
MEM_D20
MEM_D19
MEM_D18
MEM_D17
MEM_D16

11 CLK_DIMM0
C

22
22
11
11

MEM_RAS#D
MEM_WE#D
MEM_CS#0
MEM_CS#1

11 MEM_D[0:63]

MEM_D15
MEM_D14
MEM_D13
MEM_D12
MEM_D11
MEM_D10
MEM_D9
MEM_D8

D

MEM_ADA6
MEM_ADA8

22 MEM_ADA6
22 MEM_ADA8

MEM_ADA9
MEM_ADA10

22 MEM_ADA9
22 MEM_ADA10
11 MEM_DQM[0:7]

MEM_DQM1
MEM_DQM0

11 MEM_D[0:63]

MEM_D7
MEM_D6
MEM_D5
MEM_D4

E

MEM_D3
MEM_D2
MEM_D1
MEM_D0
SMB_DIMM_DATA0
11 CLK_DIMM2
MEM_CS#2
11 MEM_CS#3

61A
69A
71A
141A

11

SMB_DIMM_DATA1

CLK2
CKE2
CS2
CKE3
CS3
CLK3
IIS_DATA1
IIS_CLK1
UPPER_SLOT
144_PIN

2
4
6
8
10
12
14
16
18
20
22
24
26
28
30
32
34
36
38
40
42
44
46
48
50
52
54
56
58
60
62A
64
66
68A
70
72
74A
76
78
80
82
84
86
88
90
92
94
96
98
100
102
104
106
108
110
112
114
116
118
120
122
124
126
128
130
132
134
136
138
140
142A
144

MEM_D[0:63] 11

注意：
MEM̲D56‑D63等、各破線ｸﾞﾙｰﾌﾟ内であれば自由にﾋﾟﾝｽﾜｯﾌﾟが可能。
例：MDM̲D56,MDM̲D53をｽﾜｯﾌﾟ
補足事項：
破線単位での他信号を含めたｽﾜｯﾌﾟについても可能ではあるが
実施する場合は、ネットの一時戻しOrCADからの再生成を条件
MEM_DQM[0:7] 11
とします。
例：MEM̲D56‑D63とMEM̲D48,D55をｸﾞﾙﾌﾟ単位で丸々ｽﾜｯﾌﾟ

MEM_D63
MEM_D62
MEM_D61
MEM_D60
MEM_D59
MEM_D58
MEM_D57
MEM_D56
MEM_DQM7
MEM_DQM6
MEM_ADA3
MEM_ADA4
MEM_ADA5

MEM_ADA3 22
MEM_ADA4 22
MEM_ADA5 22
MEM_D[0:63] 11

MEM_D55
MEM_D54
MEM_D53
MEM_D52

B

MEM_D51
MEM_D50
MEM_D49
MEM_D48

MEM_CKE0 11
C

MEM_CAS#D 22
MEM_CKE1 11
MEM_ADA12 22

MEM_ADA12

CLK_DIMM1 11
PWR_3VSUS
MEM_D[0:63] 11

MEM_D47
MEM_D46
MEM_D45
MEM_D44
MEM_D43
MEM_D42
MEM_D41
MEM_D40

GND1

MEM_ADA7

RM21
D

10Kx4 1/32W 5%

MEM_ADA7 22
MEM_BA0D 22
MEM_BA1D 22
MEM_ADA11 22
MEM_DQM[0:7] 11

MEM_ADA11
MEM_DQM5
MEM_DQM4

MEM_D[0:63] 11

MEM_D39
MEM_D38
MEM_D37
MEM_D36

SMB_CLK_ICH
4,17,25,50

MEM_D35
MEM_D34
MEM_D33
MEM_D32

5

PWR_3VSUS

9
SMB_CLK_ICH 4,17,25,50

62B
68B
74B
142B

M7
2

4,17,25,50 SMB_DATA_ICH

4,17,25,50

MEM_CKE2 11
MEM_CKE3
CLK_DIMM3 11

11

12

BLEN

1B

2A

2B

3A

3B

4A

4B

3

SMB_DIMM_DATA0

6

SMB_DIMM_DATA1

E

8
11

GBLEN
PWR_5VSUS

1

40 SMB_CNCT1

4
10
13

40 3VMAINOK#

F

1A

1OE#

VCC

14

2OE#

2

11 MEM_DQM[0:7]

A

GND11
DQ32
DQ33
DQ34
DQ35
VDD10
DQ36
DQ37
DQ38
DQ39
GND12
DQM4
DQM5
VDD11
A3
A4
A5
GND13
DQ40
DQ41
DQ42
DQ43
VDD12
DQ44
DQ45
DQ46
DQ47
GND14
NC5
NC6
CKE0
VDD13
CAS0
CKE1
A12
GND15
CLK1
GND16
NC7
NC8
VDD14
DQ48
DQ49
DQ50
DQ51
GND17
DQ52
DQ53
DQ54
DQ55
VDD15
A7
BA0
GND18
BA1
A11
VDD16
DQM7
DQM8
GND19
DQ56
DQ57
DQ58
DQ59
VDD17
DQ60
DQ61
DQ62
DQ63
GND20
IIS_CLK0
VDD18

C229
0.1uF 16V

3OE#
4OE#

GND

7

1

MEM_D27
MEM_D26
MEM_D25
MEM_D24

LOWER_SLOT

GND1
DQ0
DQ1
DQ2
DQ3
VDD1
DQ4
DQ5
DQ6
DQ7
GND2
DQM0
DQM1
VDD2
A0
A1
A2
GND3
DQ8
SQ9
DQ10
DQ11
VDD3
DQ12
DQ13
DQ14
DQ15
GND4
NC1
NC2
CLK0
VDD4
RAS0
WE
CS0
CS1
GND5
GND6
NC3
NC4
VDD5
DQ16
DQ17
DQ18
DQ19
GND7
DQ20
DQ21
DQ22
DQ23
VDD6
A6
A8
GND8
A9
A10
VDD7
DQM2
DQM3
GND9
DQ24
DQ25
DQ26
DQ27
VDD8
DQ28
DQ29
DQ30
DQ31
GND10
IIS_DATA0
VDD9

4
3
2
1

MEM_D31
MEM_D30
MEM_D29
MEM_D28

ARRAY

1
3
5
7
9
11
13
15
17
19
21
23
25
27
29
31
33
35
37
39
41
43
45
47
49
51
53
55
57
59
61B
63
65
67
69B
71B
73
75
77
79
81
83
85
87
89
91
93
95
97
99
101
103
105
107
109
111
113
115
117
119
121
123
125
127
129
131
133
135
137
139
141B
143

5
6
7
8

11 MEM_D[0:63]

24

CN11
A

F

CBT3125PW,PI5C3125L,FST3125MTC
GND1

4.7uF 6.3V R

C239
1
2

0.1uF 16V

2
1

C238

1

0.1uF 16V

2

C237

0.1uF 16V

2
1

C236

0.1uF 16V

1
2

C235

0.1uF 16V

1
2

C234

0.1uF 16V

1
2

C233

0.1uF 16V

1
2

PWR_3VSUS

GND1

C232

0.1uF 16V

2
1

C231

1
2

C230

G

0.1uF 16V

GND1

TITLE

DIMM CN
G

Rickwood Main Board
DRAW. No.
GND1

C1CPxxxxxx-X1

本コンデンサは、コネクタの電源PINの近傍に配置すること。

Rev. DATE

コンデンサは、0.1uFを優先的に各電源ピンの近くに配置すること。
1

2

3

4

CAST

Design Appr.

Design 2001.01.16 Komahara Check
5

6

7

Description
Appr.

Yoshida
8

Aoki

FUJITSU
LTD.

SHEET
23
9

82

1

2

3

4

5

6

7

8

9

If PullUped
A

VCH_RSVD4

Scalar Bypass enable

VCH_RSVD1

CLKINx invert

A

PWR_2.5VSUS

VCH_RSVD1

1 R130

2 10k 1/16W 5%

1 R131

2 10k 1/16W 5%

Reserve

GND1
M8A
B

B

2

61

VCH_PCIRST#_PU25

CLK_REF

SCLK
SDAT
A2
A1
A0

RESET#

2

1

12 DVOB_DATA[0:11]
DVOB_DATA0
DVOB_DATA1
DVOB_DATA2
DVOB_DATA3
DVOB_DATA4
DVOB_DATA5
DVOB_DATA6
DVOB_DATA7
DVOB_DATA8
DVOB_DATA9
DVOB_DATA10
DVOB_DATA11

C240
1000pF 25V
Reserve

GND1

C

32
31
30
29
28
27
26
25
24
23
22
21

GND1

DVO̲CLKIN0,1のビアはシルクで表示

Mark via of DVO_CLKIN0,1 with silk.
D

17
16
15
14
13
12
9
8
7
6
5
4

12 DVOB_CLKIN[0:1]
DVOB_CLKIN0
DVOB_CLKIN1

2
1

12 DVOB_HSYNC
12 DVOB_VSYNC

D56
1SS400
1

11,16,19,20,26,27,37,40 SUSB#

3

12 DVOB_BLANK#
2

VCH_PD#_PU25
VCH_BAL
VCH_COLOR
VCH_EDGE

E

10
11

99
97
35
34
36
83

1

13,14,26 AGP_MCHREF

2

C241

19
20
85

VCH_TEST2

0.1uF 10V

GND1

DVO_D0
DVO_D1
DVO_D2
DVO_D3
DVO_D4
DVO_D5
DVO_D6
DVO_D7
DVO_D8
DVO_D9
DVO_D10
DVO_D11

CLK2P
CLK2M
A7P
A7M
A6P
A6M
A5P
A5M
A4P
A4M
CLK1P
CLK1M
A3P
A3M
A2P
A2M
A1P
A1M
A0P
A0M

DVO_D12
DVO_D13
DVO_D14
DVO_D15
DVO_D16
DVO_D17
DVO_D18
DVO_D19
DVO_D20
DVO_D21
DVO_D22
DVO_D23

ENAVDD/GPIO0
ENABLK/GPIO1
PWM/GPIO2
VSTALL/GPIO3

DVO_CLKINP
DVO_CLKINM

HIRQ/GPIO4
GPIO5
GPIO6
GPIO7

DVO_HSYNC
DVO_VSYNC
DE

LID0
LID1
LID2
LID3

PD#
BAL
DUAL
COLOR
EDGE

72
71
117
116
115

DVO_GMBSCL_B25
DVO_GMBSDA_B25
RM22

37
38
39
40
41
42
43
44
45
46

GND1

LVDS_LC+ 47
LVDS_LC- 47

69
68
67
66

LCDEN 40
BLEN 40

57
58
59
60

LVDS_L2+
LVDS_L2LVDS_L1+
LVDS_L1LVDS_L0+
LVDS_L0-

VCH_COLOR

2

VCH_BAL

2

R135
R136

1 0 1/16W 5%

Reserve

1 0 1/16W 5%

Reserve

1 0 1/16W 5%

Reserve

C

RM23
8
7
6
5

VCH_EDGE
VCH_COLOR
VCH_BAL
VCH_TEST2

2

R137

1

VCH_LD0_PU33
VCH_LD1_PU33

Configuration Table

GND1
1

VCH_MSEN_PU15

VCH_BAL

0=DC Balanced disabled
1=DC Balanced enabled

VCH_EDGE

0=Falling edge
1=Rising egde

VCH_COLOR

0=conventional color mapping
1=non-conventional color mapping
0=single pixel
1/2V=single pixel to dual pixel
1=dual pixel to dual pixel

VCH_DUAL
2

D

GND1

DVOB_STALL 12

0 1/16W 5%
Reserve

VCH_GPIO5
VCH_GPIO6
VCH_GPIO7

SMT8
10kx4 1/32W 5%

1
2
3
4

DVOB_INT# 12

E

0 1/16W 5%
Reserve

VREF
RESERVED1
RESERVED2
RESERVED3
RESERVED4

TST1
TST2
TST3

PWR_3VSUS

114 VCH_RSVD1
70
113
100

RM24

DVO_GMBSCL_B25
DVO_GMBSDA_B25
VCH_LD1_PU33
VCH_LD0_PU33

GND1

DS90C2501

5
6
7
8

GMBus Address : 70h ( 0,1,1,1, A2,A1,A0,x )

GND1

PWR_1.5VMAIN

1
2
3
4

GND1

47
47
47
47
47
47

DVOB_STALLV

98

2

VCH_EDGE

R132
MSEN

SMT8
10kx4 1/32W 5%

R134

49
50
47
48
51
52
53
54
55
56

65
64
63
62

8
7
6
5

VCH_GPIO5
VCH_GPIO6
VCH_GPIO7
VCH_MSEN_PU15

R138
10K 1/16W 5%
2
1

11,16,19,20,26,27,37,40 PCI_RST#

18

4 CLK_VCH14

SMT8

D5
1SS400
1

4
3
2
1

10kx4 1/32W 5%

PWR_1.5VMAIN
R133

F

VCH_PCIRST#_PU25 1
R482

DVO_GMBSCL_B25

1

VCH_PD#_PU25

3

DVO_GMBSDA_B25

PWR_2.5VSUS
F

2 10k 1/16W 5%
2 10k 1/16W 5%

Q6
1

DTC143TEA
3

PWR_1.5VMAIN
2

Q7
1

DTC143TEA

3

12 VCH_GMBSDA_B
Q8
G

TITLE

2

1

DTC143TEA

2

12 VCH_GMBSCL_B

このページの部品はVCHの近くに置くこと
Place all components in this page near VCH.

2

3

4

5

6

G

Rickwood Main Board
DRAW. No.

CAST

C1CPxxxxxx-X1
Rev. DATE

Design Appr.

Design 2001.01.16 Komahara Check
1

VCH

7

Description
Appr.

Yoshida
8

Aoki

FUJITSU
LTD.

SHEET
24
9

82

1

A

2

3

4

5

NOTE for LDO
Input:PWR_3VSUS
Output:PWR_VCH2.5/500mA(max)
Output contl
PWR_2.5VSUS

6

7

8

9

下記コンデンサはVCHの各電源ピンの近くに１個づつ配置のこと。
4.7uFのｺﾝﾃﾞﾝｻは電源ﾌﾟﾚｰﾝ接続位置付近に配置する。
PWR̲2.5VMAIN - PWR̲3VMAIN間ｺﾝﾃﾞﾝｻは、Pin
107-105間に最短距離で実装すること。

PWR_VCHPLL

PWR_3VSUS

PWR_2.5VSUS

A

PWR_3VSUS

M8B

C248
2
1

GND1

105
109

VCCLVDS
VCCLVDS

4.7uF 6.3V R

2
1

0.1uF 10V

2
1

2

101
103
107
111

VCCLVDS3V
VCCLVDS3V
VCCLVDS3V
VCCLVDS3V

C244

VCC2.5
VCC2.5
VCC2.5
VCC2.5
VCC2.5
VCC2.5
VCC2.5
VCC2.5

1

PLLVCC
PLLVCC

C243

75
77
81
82
96
119
123
125

121
127

VCC3V
VCC3V

C242

92
94

SPLLVCC
SPLLVCC

0.1uF 10V

B

87
89

0.1uF 10V

B

C

C

C258
1
2

D

GND1

PWR_5VMAIN

2

PWR_VCHPLL

D6
1SS400

FL11
0.1uF 10V

1

E

C262

C261

SMT8
RM25
10kx4 1/32W 5%

8
7
6
5

2

1
2

1

GND1

C259
2

1

BLM21A601SPB

4.7uF 6.3V R

2

1
E

0.1uF 10V

DS90C2501

4.7uF 6.3V R

2
1

0.1uF 10V
C252

2
1

1

0.1uF 10V
C251

104
108

GNDLVDS
GNDLVDS

2

102
106
110
112

GNDLVDS3V
GNDLVDS3V
GNDLVDS3V
GNDLVDS3V

0.1uF 10V

GND2.5
GND2.5
GND2.5
GND2.5
GND2.5
GND2.5
GND2.5
GND2.5
GND2.5
GND2.5
GND2.5

1

PLLGND
PLLGND
PLLGND

C250

D

PWR_2.5VSUS

2

33
73
74
76
78
79
80
84
118
122
124

GND1

120
126
128

GND3V
GND3V
GND3V

0.1uF 10V

91
93
95

SPLLGND
SPLLGND
SPLLGND

C249

86
88
90

1
2
3
4

GND1

F

CBT3345

2
3
4
5
6
7
8
9

4,17,23,50 SMB_CLK_ICH
4,17,23,50 SMB_DATA_ICH
50 MPCI_REQ#2
29 PCIC_REQ#1
12 CRT_HSYNC
12 CRT_VSYNC
12 CRT_DDC1_CLK
12 CRT_DDC1_DATA

F

VCH

M9
A1
A2
A3
A4
A5
A6
A7
A8

B1
B2
B3
B4
B5
B6
B7
B8

OE

VCC

OE#

GND

18
17
16
15
14
13
12
11

SMB_CLK_PMU
SMB_DATA_PMU
PCI_REQ#2 16,19
PCI_REQ#1 16,19
CRT_Q_HSYNC 53,57
CRT_Q_VSYNC 53,57
CRT_Q_DDCCLK 53,57
CRT_Q_DDCDAT 53,57
PWR_5VSUS

CBT3345PW

2

DRAW. No.

0.1uF 16V

3

GND1

4

VGA-2
G

Rickwood Main Board

C263

CAST

C1CPxxxxxx-X1
Rev. DATE

GND1
1

10

1

19

TITLE

20

2

1

16,17,40 ICHPWROK

G

Design Appr.

Design 2001.01.16 Komahara Check
5

6

7

Description
Appr.

Yoshida
8

Aoki

FUJITSU
LTD.

SHEET
25
9

82

1

2

3

4

5

6

7

8

9

TV_MODESEL

※※S-OUT無しモデルが発生するならば、空きピン処理等の検討が必要!!

TVE_GPIO0

A

C1450はTVEncoderの近くに配置すること
Place C1450 near TVEncoder

Pullup

NTSC

Pulldown

PAL

A

PWR_3VMAIN

振動子および周辺部品は、M165-42,43pin付近に配置，配線すること。また、パターン下にバス等の高速な信号は走らせないこと。すべてのクロックは、内層を走らせること(GND層の隣がベスト)。
2

2
M10

X1/14M_FIN

SCLK
SDAT
SAS

XO

GPIO0
GPIO1
RESET#

P-OUT
BCO

12,13 DVOA_DATA[0:11]

PWR_1.5VMAIN

35

1SS302

VREF

ISET

45

1
2

0.1uF 10V
C272

S-OUT

2
1

0.1uF 10V
C271

S-OUT

1
2

0.1uF 10V
C270

S-OUT

1
2

2

BLM21A601SPB
S-OUT

1

NC
NC
NC
NC
NC
NC
NC
NC

2

DE

GND1
R509

1
12
49

0.1uF 10V

PWR_TVEPLL

E

33

C269

D

PWR_3VMAIN

GND1
18
44

S-OUT

1SS302

1

9
21
24
25
27
28
30
31

PWR_TVEPLL
PWR_3VMAIN
PWR_TVEPLL2

F

D11
3

FL12

1 TVE_ISET
110 1/16W 1%
S-OUT

D10
3

23
29

PLLVDD
PLLVDD

PLLGND
PLLGND
PLLGND

DACVDD

DACGND
DACGND

VDD
VDD
VDD

GND
GND
GND

16
17
41

2

PWR_TVEPLL2
1

10 1/16W 1%
S-OUT

34
40
6
11
64

1

2

19

2

1

GND1
GND1

2

SWING

DVO_HSYNC
DVO_VSYNC

R143

27.4 1/16W 1%
S-OUT

0.1uF 16V
S-OUT

E

DVO_CLKINP
DVO_CLKINM

48

0.22uF 10V

1

PWR_3VMAIN
C/H SYNC

C721

C268

TV_S_C 46
TV_S_Y 46

39

0.22uF 10V

3
R142

GND1

38
37

2

2

TVE_VREF

75 1/16W 1% 1005
S-OUT

36

C266

2

CVBS/B

Reserve

C

1

12 DVOA_HSYNC
12 DVOA_VSYNC

C/R
Y/G

Reserve

1 10k 1/16W 5%

1

2

4
5

CVBS

R141

0.1uF 10V
S-OUT

57
56

D

2

C265

DVOA_CLKIN0
DVOA_CLKIN1

12 DVOA_CLKIN[0:1]

DVO_D0
DVO_D1
DVO_D2
DVO_D3
DVO_D4
DVO_D5
DVO_D6
DVO_D7
DVO_D8
DVO_D9
DVO_D10
DVO_D11

2 10k 1/16W 5%

GND1

1

GND1

63
62
61
60
59
58
55
54
53
52
51
50

B

DVOA_PCLK 12

0.1uF 10V
S-OUT

C264
1000pF 25V
Reserve
S-OUT

DVOA_DATA0
DVOA_DATA1
DVOA_DATA2
DVOA_DATA3
DVOA_DATA4
DVOA_DATA5
DVOA_DATA6
DVOA_DATA7
DVOA_DATA8
DVOA_DATA9
DVOA_DATA10
DVOA_DATA11

1 R139
S-OUT
2 R140
S-OUT

TVE_GPIO1

C720

1

2

C

TVE_GPIO0
TVE_GPIO1

46
47

1

Pullup presents internally

VCH_GMBSCL_A 12
VCH_GMBSDA_A 12
TVE_GPIO0

8
7

R508

2

13

11,16,19,20,24,27,37,40 PCI_RST#

15
14
10

1

43

2

42

4 CLK_TVO14

13,14,24 AGP_MCHREF

1

10K 1/16W 5%
S-OUT

PWR_3VMAIN

1

B

Place oscillator near M165-42,43 pins. Don't
route high speed bus under oscillator. All
clock lines should be routed in internal layer,
layer under GND is best.

R507

10K 1/16W 5%
S-OUT

VDDV

F

GND1
NC
NC
NC

NC
NC

20
26
32

GND1

GND1

このページの部品はTVEncoderの各電源ピンの近くに置くこと。

CH7011A
S-OUT

※本ライブラリには22pin(NC)が無いので注意

Place all components in this page near TVEncoder.
TVEncoder
Crontel

GMBus Address : EAh ( 1,1,1,0, 1,SA#,SA,x )
GND1

G

TITLE

G

Rickwood Main Board
DRAW. No.

CAST

C1CPxxxxxx-X1
Rev. DATE

Design Appr.

Design 2001.01.16 Komahara Check
1

2

3

4

5

6

7

Description
Appr.

Yoshida
8

Aoki

FUJITSU
LTD.

SHEET
26
9

82

1

2

3

4

5

6

7

8

9

A

A

C273 C/D
2
1
16

4 CLK_1394
16,29,42,50 PCI_AD[0:31]

PCI_AD31
PCI_AD30
PCI_AD29
PCI_AD28
PCI_AD27
PCI_AD26
PCI_AD25
PCI_AD24
PCI_AD23
PCI_AD22
PCI_AD21
PCI_AD20
PCI_AD19
PCI_AD18
PCI_AD17
PCI_AD16
PCI_AD15
PCI_AD14
PCI_AD13
PCI_AD12
PCI_AD11
PCI_AD10
PCI_AD9
PCI_AD8
PCI_AD7
PCI_AD6
PCI_AD5
PCI_AD4
PCI_AD3
PCI_AD2
PCI_AD1
PCI_AD0

B

C

22
24
25
26
28
29
31
32
37
38
40
41
42
43
45
46
61
63
65
66
67
69
70
71
74
76
77
79
80
81
82
84

10pF 25V

PCI_CLK

PCI_C/BE#3
PCI_C/BE#2
PCI_C/BE#1
PCI_C/BE#0

PCI_AD31
PCI_AD30
PCI_AD29
PCI_AD28
PCI_AD27
PCI_AD26
PCI_AD25
PCI_AD24
PCI_AD23
PCI_AD22
PCI_AD21
PCI_AD20
PCI_AD19
PCI_AD18
PCI_AD17
PCI_AD16
PCI_AD15
PCI_AD14
PCI_AD13
PCI_AD12
PCI_AD11
PCI_AD10
PCI_AD9
PCI_AD8
PCI_AD7
PCI_AD6
PCI_AD5
PCI_AD4
PCI_AD3
PCI_AD2
PCI_AD1
PCI_AD0

34
47
60
73

PCI_C/BE#3
PCI_C/BE#2
PCI_C/BE#1
PCI_C/BE#0

16,29,42,50
16,29,42,50
16,29,42,50
16,29,42,50

GND1

2

1

2

C/D

1

C274 10pF 25V

M12B

2

0 1005

X3

6
5

PCI_PERR#
PCI_SERR#
PCI_PAR

49
50
52
53
54

C/D

PCI_FRAME# 16,19,29,42,50
PCI_IRDY# 16,19,29,42,50
PCI_TRDY# 16,19,29,42,50
PCI_DEVSEL# 16,19,29,42,50
PCI_STOP# 16,19,29,42,50

56
57
58

21
36

2

R148
PCI_GNT#
PCI_REQ#
PCI_INTA#

CLKRUN#
PCI_RST#

18
19
13

12
85

1

C/D

PCI_PERR# 16,19,29,42,50
PCI_SERR# 16,19,29,42,50
PCI_PAR 16,29,42,50

1

2

4
118

R146
1

2

119

6.34K 1/16W 0.5%
116
115
114
113
112

49 TPBIAS
49 TPA+
49 TPA49 TPB+
49 TPB-

PME_1394# 39,41

PCI_AD28

106

100 1/16W 5%
C/D

87
86

IEEE1394_PU33_1
IEEE1394_PU33_2

PCI_GNT#0 16
PCI_REQ#0 16,19
PCI_INT#4 16,19

IEEE1394_PD_5

96

PCI_CLKRUN# 16,19,29,37,42,50

30
93

PCI_RST# 11,16,19,20,24,26,37,40

20
35
48
62
78

TSB43AB21
PWR_3VSUS

1

D

L2

2

1.5uH(NLC322522T-1R5M)
C/D

15
27
39
51
59
72
88
100

PWR_3VSUS

0.1uF 16V
1

0.1uF 16V
2

2

1

C/D

C/D

GND1

C/D

2
1

C276
1
2

C277
0.1uF 16V
C/D

XI

TEST9
TEST8

FILTER0

TEST3
TEST2
TEST1
TEST0

FILTER1

1
2
107
108
120

R0

G_RST#

10
11

IEEE1394_PU33_3

94
95
GND1

101
102
104
105

R145 C/D
2
0 1005
R147
1
2
r 0 1005
R
49
TPBIAS_PR
49
TPA_PR+
49
TPA_PR49
TPB_PR+
49
TPB_PR-

14

1

R1
TPBIAS0
TPA0+
TPA0TPB0+
TPB0-

NC(TPBIAS1)
NC(TPA1+)
NC(TPA1-)
NC(TPB1+)
NC(TPB1-)

CPS

PC0
PC1
PC2

CYCLEIN
CYCLEOUT

GPIO3
GPIO2
REG_EN#

VDDP0
VDDP1
VDDP2
VDDP3
VDDP4

DGND0
DGND1
DGND2
DGND3
DGND4
DGND5
DGND6
DGND7
DGND8
DGND9

DVDD0
DVDD1
DVDD2
DVDD3
DVDD4
DVDD5
DVDD6
DVDD7

PLLGND

PLLVDD

AGND0
AGND1
AGND2
AGND3
AGND4
AGND5
AGND6

AVDD0
AVDD1
AVDD2
AVDD3
AVDD4

PCI_RST# 11,16,19,20,24,26,37,40

99
98
97
C

SDA
SCL

CNA

REG18A
REG18B

125
124
123
122
121

B

3VSUSOK 29,40,45

GND1

92
91
89
90

IEEE1394_PD_1
IEEE1394_PD_2
IEEE1394_PD_3
IEEE1394_PD_4

9
17
23
33
44
55
64
68
75
83
103

D

8
109
110
111
117
126
127
128
E

TSB43AB21
GND1

GND1

PWR_3VSUS

RM26
IEEE1394_PD_5
IEEE1394_PU33_1
IEEE1394_PU33_2
IEEE1394_PU33_3

C287

0.1uF 16V
2
1

C/D

C286

0.1uF 16V
2
1

C/D

C285

0.1uF 16V
2
1

C/D

C284

0.1uF 16V
1
2

C/D

C283

0.1uF 16V
1
2

C/D

GND1

C282

0.1uF 16V
2
1
C280

0.1uF 16V
1

R

2

PWR_3VSUS

0.1uF 16V
1

C279

C278
C/D

F

下記のコンデンサはTSB43AA21の
DVDDxピン近傍に配置

2

PWR_3VSUS

C281

E

下記のコンデンサはTSB43AA21の
AVDDxピン近傍に配置

r 4.7uF 6.3V

7

下記のコンデンサはTSB43AA21の
VDDPxピン近傍に配置

TEST17
TEST16

C275 0.1uF 10V R

PWR_3VSUS
PCI_PME#
PCI_IDSEL

XO

C/D
3

PCI_FRAME#
PCI_IRDY#
PCI_TRDY#
PCI_DEVSEL#
PCI_STOP#

C/D

C/D

24.576MHz
C/D

1

M12A

R144

C/D

1
2
3
4

GND1
IEEE1394_PD_1
IEEE1394_PD_2
IEEE1394_PD_4
IEEE1394_PD_3

1
2
3
4

8
7
6
5

SMT8
4.7Kx4 1/32W 5%
C/D
RM27
8
7
6
5
SMT8
220x4 1/32W 5%
C/D

F

GND1

IEEE1394

TITLE

G

G

Rickwood Main Board
DRAW. No.

CAST

C1CPxxxxxx-X1
Rev. DATE

Design Appr.

Design 2001.01.16 Komahara Check
1

2

3

4

5

6

7

Description
Appr.

Yoshida
8

Aoki

FUJITSU
LTD.

SHEET
28
9

82

1

2

3

4

5

6

7

8

9

E3

4 CLK_71133

K14

31,50 CLK_32K_SUS

D1
N18

16,27,42,50 PCI_AD[0:31]

C

16,27,42,50 PCI_C/BE#[0:3]

PCI_C/BE#0
PCI_C/BE#1
PCI_C/BE#2
PCI_C/BE#3

R1
M3
K3
G1

G_RST#

2

R151
10k 1/16W 5%

GND1

K15
K17
W12
P19
F19
E6

SDATA 31
SLATCH 31

K19

SPKPCM 39

B5
F6
C5
J19
E8

PCI_INT#0 16,19
PCI_INT#1 16,19
SERIRQ 16,19,37
PCICLED0 40
PCICLED1 40

L3
L2
M2
L6
M1
L5
G6
V5
A4
B14
V9

PCI_DEVSEL# 16,19,27,42,50
PCI_TRDY# 16,19,27,42,50
PCI_PAR 16,27,42,50
PCI_PERR# 16,19,27,42,50
PCI_SERR# 16,19,27,42,50
PCI_STOP# 16,19,27,42,50
PCIC_REQ#1 25
PCI_LOCK# 16,19
PCI_CLKRUN# 16,19,27,37,42,50
PME_711# 39,41

B

AD0
AD1
AD2
AD3
AD4
AD5
AD6
AD7
AD8
AD9
AD10
AD11
AD12
AD13
AD14
AD15
AD16
AD17
AD18
AD19
AD20
AD21
AD22
AD23
AD24
AD25
AD26
AD27
AD28
AD29
AD30
AD31

SPKROUT#

INTA#
INTB#/IRQ4/A_VPP_PGM
IRQ5/SERIRQ#
LEDO#/SKTA_ACTV
IRQ11/SKTB_ACTV

DEVSEL#
TRDY#
PAR
PERR#
SERR#
STOP#
REQ#
LOCK#
CLKRUN#
IRQ12/PME#
IRQ15/RI_OUT#

C

PCM_RI# 39,41
PWR_3VSUS
AUX_VCC

C/BE#0
C/BE#1
C/BE#2
C/BE#3

PCI_VCC
PCI_VCC
PCI_VCC
PCI_VCC

L15

D

F2
J5
M6
P5

R152

GND
GND
GND
GND
GND
GND

K5
P2
W5
V15
K18
E11

2

E

C295
0.1uF 16V

NC1
NC2

C294
0.1uF 16V
1
2

B15
E5

H3
2

GND

1

E

C293
0.1uF 16V
1
2

R10
J18
B10

C292
0.1uF 16V

CORE_VCC
CORE_VCC
CORE_VCC

IDSEL
FRAME#
IRDY#
GNT#

C291
0.1uF 16V
2
1

H5
K6
L1
F5

1

16,19,27,42,50 PCI_FRAME#
16,19,27,42,50 PCI_IRDY#
16 PCI_GNT#1

C290
0.1uF 16V
2
1

2

100 1/16W 5%

1

PCI_AD26 1

2

16,27,42,50 PCI_AD[0:31]

P7
U5
R6
W4
T1
R3
R2
P6
N5
P3
P1
N6
N3
N1
N2
M5
K2
K1
J6
J3
J2
J1
H1
H2
G2
G3
H6
G5
F1
F3
E2
E1

PRST#

SDATA/B_VCC_3#
SLATCH/B_VCC_5#
IRQ3/A_VCC_3#
IREQ9/A_VPP_VCC_PGM
IOQ10/B_VPP_VCC_PGM
IRQ7/B_VPP_PGM/A_ZV_SEL#

A

C289
0.1uF 16V
1
2

D

PCI_AD0
PCI_AD1
PCI_AD2
PCI_AD3
PCI_AD4
PCI_AD5
PCI_AD6
PCI_AD7
PCI_AD8
PCI_AD9
PCI_AD10
PCI_AD11
PCI_AD12
PCI_AD13
PCI_AD14
PCI_AD15
PCI_AD16
PCI_AD17
PCI_AD18
PCI_AD19
PCI_AD20
PCI_AD21
PCI_AD22
PCI_AD23
PCI_AD24
PCI_AD25
PCI_AD26
PCI_AD27
PCI_AD28
PCI_AD29
PCI_AD30
PCI_AD31

SCLK/A_VCC_5#

C288
0.1uF 16V

B

40,41 VGARST#
27,40,45 3VSUSOK

PCLK

1

2
1

M13A

R150
10k 1/16W 5%

PWR_3VSUS
A

PWR_CARD1
PWR_CARD0

RM28
30,32
30,32
30,55
30,55

GND1

4
3
2
1

JCE1A#
JCE2A#
JCE2B#
JCE1B#

5
6
7
8
ARRAY

OZ711E1_CSP

10kx4 1/32W 5%

F

F

PCIC-1[O2Micro-Tarzan]
TITLE

G

G

Rickwood Main Board
DRAW. No.

CAST

C1CPxxxxxx-X1
Rev. DATE

Design Appr.

Design 2001.01.16 Komahara Check
1

2

3

4

5

6

7

Description
Appr.

Yoshida
8

Aoki

FUJITSU
LTD.

SHEET
30
9

82

1

2

3

4

5

A

6

7

8

9

A

JAA[0:25] 32
M13B

32 JDA[0:15]
JDA0
JDA1
JDA2
JDA3
JDA4
JDA5
JDA6
JDA7
JDA8
JDA9
JDA10
JDA11
JDA12
JDA13
JDA14
JDA15

B

M17
M18
L19
U6
P8
U7
W7
U8
M15
M19
L18
W6
V7
R8
V8
W9

32 JBVD1A
32 JBVD2A

N19
M14

32 JCD1A#
32 JCD2A#

V6
L14

M13C

55 JDB[0:15]

A_AD27/A_D0
A_AD29/A_D1
A_RSVD/A_D2/SC_RVD4
A_AD0/A_D3
A_AD1/A_D4
A_AD3/A_D5
A_AD5/A_D6
A_AD7/A_D7
A_AD28/A_D8
A_AD30/A_D9
A_AD31/A_D10
A_AD2/A_D11
A_AD4/A_D12
A_AD6/A_D13
A_RSVD/A_D14/SC_RVD8
A_AD8/A_D15

A_AD26/A_A0
A_AD25/A_A1
A_AD24/A_A2
A_AD23/A_A3
A_AD22/A_A4
A_AD21/A_A5
A_AD20/A_A6
A_AD18/A_A7
A_C/BE1#/A_A8
A_AD14/A_A9
A_AD9/A_A10
A_AD12/A_A11
A_C/BE2#/A_A12
A_PAR/A_A13
SEL_CLK/A_PERR#/A_A14
A_IRDY#/A_A15
A_CLK/A_A16
A_AD16/A_A17
SC_CLK/A_RSVD/A_A18
A_STSCHG/A_BVD1
EXTCLK/A_BLOCK#/A_A19
A_AUDIO/A_BVD2/SC_DET
A_STOP#/A_A20
A_DEVSEL#/A_A21
A_TRDY#/A_A22
A_FRAME#/A_A23
A_CD1#/A_CD1#
A_AD17/A_A24
A_CD2#/A_CD2#
A_AD19/A_A25

N17
P18
R19
N14
R17
T19
R14
P14
V11
W11
U9
V10
V14
R11
V12
P13
V13
U11
P11
U12
W13
U13
W14
U14
W15
U15

JAA0
JAA1
JAA2
JAA3
JAA4
JAA5
JAA6
JAA7
JAA8
JAA9
JAA10
JAA11
JAA12
JAA13
JAA14
JAA15

GNDガード

JAA16

2

JAA17
JAA18
JAA19
JAA20
JAA21
JAA22
JAA23
JAA24
JAA25

R153

A7
B7
F7
J17
J14
H18
H14
G18
C7
A6
B6
H19
H17
H15
G17
F17

JDB0
JDB1
JDB2
JDB3
JDB4
JDB5
JDB6
JDB7
JDB8
JDB9
JDB10
JDB11
JDB12
JDB13
JDB14
JDB15

1

22 1/16W 5%
55 JBVD1B

F8
C8

55 JCD1B#
55 JCD2B#

J15
C6

本抵抗はICに近接して実装すること。
55 JBVD2B

JAB[0:25] 55

B_AD27/B_D0
B_AD29/B_D1
B_RSVD/B_D2/SC_RVD4
B_AD0/B_D3
B_AD1/B_D4
B_AD3/B_D5
B_AD5/B_D6
B_AD7/B_D7
B_AD28/B_D8
B_AD30/B_D9
B_AD31/B_D10
B_AD2/B_D11
B_AD4/B_D12
B_AD6/B_D13
B_RSVD/B_D14/SC_RVD8
B_AD8/B_D15

B_AD26/B_A0
B_AD25/B_A1
B_AD24/B_A2
B_AD23/B_A3
B_AD22/B_A4
B_AD21/B_A5
B_AD20/B_A6
B_AD18/B_A7
B_C/BE1#/B_A8
B_AD14/B_A9
B_AD9/B_A10
B_AD12/B_A11
B_C/BE2#/B_A12
B_PAR/B_A13
SEL_CLK/B_PERR#/B_A14
B_IRDY#/B_A15
B_CLK/B_A16
B_AD16/B_A17
SC_CLK/B_RSVD/B_A18
B_STSCHG/B_BVD1
EXTCLK/B_BLOCK#/B_A19
B_AUDIO/B_BVD2/SC_DET
B_STOP#/B_A20
B_DEVSEL#/B_A21
B_TRDY#/B_A22
B_FRAME#/B_A23
B_CD1#/B_CD1#
B_AD17/B_A24
B_CD2#/B_CD2#
B_AD19/B_A25

B8
A8
E9
B9
F10
E10
F11
B11
A16
F15
F18
F14
A12
C15
A15
C12
E12
E14
C14
A14
C13
B13
A13
B12
A11
C11

JAB0
JAB1
JAB2
JAB3
JAB4
JAB5
JAB6
JAB7
JAB8
JAB9
JAB10
JAB11
JAB12
JAB13
JAB14
JAB15
JAB17
JAB18
JAB19
JAB20
JAB21
JAB22
JAB23
JAB24
JAB25

JAB16

2

GNDガード

R154

B

1

22 1/16W 5%

本抵抗はICに近接して実装すること。

C

C

P17
P12
R18
L17

32 JINPACKA#
32,40 JBSYA#
32 JWAITA#
32 JWPA

32 JVS1A#
32 JVS2A#

W10
W16

A_REQ#/A_INPACK#
A_INT#/A_READY/SC_IO
A_SERR#/A_WAIT#
A_CLKRUN#/A_WP

A_CVS1/A_VS1#
A_CVS2/A_VS2#

A_C/BE0#/A_CE1#
A_AD10/A_CE2#

A_AD13/A_IORD#
A_AD15/A_IOWR#
A_AD11/A_OE#
A_C/BE3#/A_REG#
SC_RST/A_RST#/A_RESET
A_GNT#/A_WE#

W8
R9

JCE1A# 29,32
JCE2A# 29,32

U10
P10
P9
N15
P15
R12

JIORDA# 32
JIOWRA# 32
JOEA# 32
JREGA# 32
JRSTA 32
JWEA# 32

C9
F12
A9
A5

55 JINPACKB#
40,55 JBSYB#
55 JWAITB#
55 JWPB

E18
A10

55 JVS1B#
55 JVS2B#

B_REQ#/B_INPACK#
B_INT#/B_READY/SC_IO
B_SERR#/B_WAIT#
B_CLKRUN#/B_WP

B_CVS1/B_VS1#
B_CVS2/B_VS2#

B_C/BE0#/B_CE1#
B_AD10/B_CE2#

B_AD13/B_IORD#
B_AD15/B_IOWR#
B_AD11/B_OE#
B_C/BE3#/B_REG#
SC_RST/B_RST#/B_RESET
B_GNT#/B_WE#

G14
E19

JCE1B# 29,55
JCE2B# 29,55

E17
D19
G15
F9
C10
E13

JIORDB# 55
JIOWRB# 55
JOEB# 55
JREGB# 55
JRSTB 55
JWEB# 55

D

D

1

C297
0.1uF 16V

C298
0.1uF 16V

1
C299
0.1uF 16V

2

G19
F13
E7

2

1
C296
0.1uF 16V

2

2

VCCB
VCCB
VCCB

2

R13
R7
1

VCCA
VCCA

PWR_CARD1

1

PWR_CARD0

C300
0.1uF 16V

E

E

GND1

OZ711E1_CSP

OZ711E1_CSP

GND1

【注意】
JAA16,JAB16はCardBus時クロック信号になるのでGND1にてガードを行うこと。

F

32 JWPA

R155
1

43k 1/16W 5%
2

55 JWPB

R156
2

43k 1/16W 5%
1

F

PWR_CARD0

PWR_CARD1

PCIC-2[O2Micro-Tarzan]
TITLE

G

G

Rickwood Main Board
DRAW. No.

CAST

C1CPxxxxxx-X1
Rev. DATE

Design Appr.

Design 2001.01.16 Komahara Check
1

2

3

4

5

6

7

Description
Appr.

Yoshida
8

Aoki

FUJITSU
LTD.

SHEET
31
9

82

1

2

3

4

5

6

7

8

9

A

A

PWR_5VSUS

M14

18
19

PWR_CARD0

VPPIN
VPPIN

AVCCOUT
AVCCOUT
AVCCOUT

2
22
24

PWR_CARD1
B

2

1

PWR_3VSUS

C301
0.1uF 16V

GND1

2

1

1
3
10
12

2

GND1

1

2
1

C303
0.1uF 16V

11
13
15

PWR_CARDP0

1uF 10V
AVPPOUT

GND1

20

VCC3IN
VCC3IN
PWR_CARDP1

C304
1uF 10V

BVPPOUT

C

17

GND1

5

29 SDATA

6

29,50 CLK_32K_SUS

8

29 SLATCH

D

BVCCOUT
BVCCOUT
BVCCOUT

C302

14
23
C

B

VCC5IN
VCC5IN
VCC5IN
VCC5IN

7

40 3VSUSOK

SDA
SCL

AFLAG
BFLAG

SLA

4
9
D

RST#
GND
GND

16
21

GND1

MIC2564A-1BTS

E

E

F

F

TITLE

G

PCIC POW
G

Rickwood Main Board
DRAW. No.

CAST

C1CPxxxxxx-X1
Rev. DATE

Design Appr.

Design 2001.01.16 Komahara Check
1

2

3

4

5

6

7

Description
Appr.

Yoshida
8

Aoki

FUJITSU
LTD.

SHEET
32
9

82

1

2

3

4

5

6

7

8

9

PWR_CARD0
A

A

PWR_CARD0

PWR_CARDP0

PWR_CARDP0

35

1

B

2

JDA3

3

JDA4

4

JDA5

5

JDA6

6

JDA7

36

JAA[0:25] 30

JCE1A# 29,30

8

JAA10

9

JOEA# 30

10

JAA11

11

JAA9

12

JAA8

13

JAA13

14

JAA14

15

JWEA# 30

16

JBSYA# 30,40

38

JDA12

39

JDA13

40

JDA14

41

JDA15

B

JAA[0:25] 30

42

JCE2A# 29,30

43

JVS1A# 30

44

JIORDA# 30
JIOWRA# 30

46

JAA17

47

JAA18

48

JAA19

49

JAA20

50

JAA21

C

51
52

18
19

E

JDA11

45

17

D

JCD1A# 30

37

7

C

JDA[0:15] 30

CN17-2

JDA[0:15] 30

CN17-1

JAA16

20

JAA15

21

JAA12

22

JAA7

23

JAA6

24

JAA5

25

JAA4

26

JAA3

27

JAA2

28

JAA1

29

JAA0

30

JDA0

31

JDA1

32

53

JAA22

54

JAA23

55

JAA24

56

JAA25

D

57

JVS2A# 30

58

JRSTA 30

59

JWAITA# 30

60

JINPACKA# 30

61

JREGA# 30

62

JBVD2A 30

63
JDA8

65

JDA9

66

JDA2

JDA10

67

33

JWPA 30

E

JBVD1A 30

64

JCD2A# 30

68

34

2
1

C307 2.2uF 16V

C306
0.1uF 16V

2
1

C305
0.1uF 16V
1
2

FG1
PCMCIA CN
F

FG2
F

PCMCIA CN

GND1
GND1

TITLE

G

G

Rickwood Main Board
DRAW. No.

CAST

C1CPxxxxxx-X1
Rev. DATE

Design Appr.

Design 2001.01.16 Komahara Check
1

2

3

4

5

6

7

Description
Appr.

Yoshida
8

Aoki

FUJITSU
LTD.

SHEET
33
9

82

1

2

3

4

5

6

7

8

9

本項中★印のついたパターンは、AUDIOGNDでガードし、その上下はAUDIOGNDのベタパターンで覆うこと。
r 0.1uF 16V

2
SDATA_OUT

BIT_CLK
SDATA_IN

SPDIF

44

1

GPIO0

*
C327 100pF 25V
2
1

41

VIDEO_L
VIDEO_R
PHONE
MIC1
MIC2

VREFOUT
VREF
AFILT1
AFILT2
NC3
CAP2

ID0

1000pF 25V

25
38

AVDD1
AVDD2

DVDD1
DVDD2

AVSS1
AVSS2

DVSS1
DVSS2

*
*
*
*
*

28
27
29
30
31
32

GND1

G

CM3

4
3
2
1

TERM1
TERM2
TERM3
TERM4

0.1uF 16V

2

R178

1

0 1005
Reserve

R169
2
2

*

GND_AUD
GND_AUD

E

PWR_3VMAIN

45
46

1

01
09

FL16

1
2

2

GND_AUD

BLM11A121S

F

04
07

GND_AUD
5
6
7
8

C317

D

AUX_L
AUX_R

VREFO 35

R175

40

C

OUT_R 34

1

39

2

37

1

C338
2
1

0.1uF 16V

C337
2
1

0.1uF 16V

C336
1
2

1uF 10V

HP_OUT_R

*
*

PWR_AUD

BLM11A121S
C335
1
2

LINEIN_R

HP_OUT_L
HP_COMM

ID1

26
42
1000pF 25V

LINEIN_L

MONOOUT

C339
1
2

C326 100pF 25V
2
1

C325 100pF 25V
1
2

C324 100pF 25V
2
1

C323 100pF 25V
2
1

C320 100pF 25V
1
2

FL15

2
2
1

CD_R

*
*

36

C333
1
2

17

LINEOUT_R

OUT_L 34

C332
1
2

TERM4

CD_GND

35

1000pF 25V

16

LINEOUT_L

1000pF 25V

TERM3

CD_L

1uF 6.3V

15

10K 1/16W 5%

2
1

Reserve

C331
1
2

24

TERM2

F

1000pF 25V
C345
2
1

0 1005

PC_BEEP

R174 Reserve
1M 1/16W 5%

23

21

GND_AUD

1000pF 25V
C344
2
1

PWR_AUD

EAPD 40

1

20

13

0.1uF 16V

1000pF 25V

C328
2
1

1

R173 Reserve
1M 1/16W 5%
1
2

19

22

1000pF 25V
C343
2
1

GND1
R168

0.1uF 16V
C330
1
2

1
2
27K 1/16W 5%
R177
1
2
27K 1/16W 5%
R179
1
2
27K 1/16W 5%
R181 1
2

r 10K 1/16W 5%

18

14

C319
1
2

GND_AUD

C342
1
2

2

C329
1
2

4.7uF 10V

*
*

35 MIC_CODEC_IN

R

R

10uF 10V

C318
2
1

*

47

C341
1
2

C316 4.7uF 10V
2
1

TERM1

GND_AUD

R180
100 1/16W 5%
1
2

GND1

NC2

C340
1
2

D

B

NC1

0.1uF 16V

*
*

1 R159

2
1

C312
0.1uF 16V

2

R167
1K 1/16W 5%
Reserve
2
1

C315 4.7uF 10V
2
1

R172
1
2
4.7K 1/16W 5%

R176

*
*
*
*
*

C314 4.7uF 10V
2
1

54 LINEIN_R

E

33

C313 4.7uF 10V
2
1

54 LINEIN_L

50 MODEM

34

12

C322 100pF 25V
1
2

55 CDR

R

1K 1/16W 5%

EAPD

C321 100pF 25V
1
2

*
*
*

55 CDGND

GND1

SPDIFO 54

GND_AUD

C

R170
1
2
4.7K 1/16W 5%
R171
1
2
4.7K 1/16W 5%

1

R474

GPIO1

10K 1/16W 5%
Reserve

注)CDL,CDRは、基板端面より、CDGND,CDL,CDGND,CDR,
CDGND順にｶﾞｰﾄﾞして布線し、その上下層はGND̲AUDにて
CDL,CDR,CDGNDをｶﾊﾞｰする幅にて布線必ず実施のこと。

2

2

2

34,39 GSPKOUT

R166

48

1uF 6.3V

43

AC97_SDIN0 17

33 1/16W 5%

1

2

2

1

R476

AC97_BITCLK

1 R162

08
R164
0 1005

0 1005

55 CDL

R161
33 1/16W 5%
1
2

06

2

05

17,18,50 AC97_SDOUT

SYNC

1

AC97_SYNC

XTL_OUT

0.1uF 16V
C334
1
2

10

27K 1/16W 5%

03

27K 1/16W 5%

1

10K 1/16W 5%
Reserve

XTL_IN

R165
r 10K 1/16W 5%

0 1005

17,50

02

A

R506

RESET#

C311
r 0.1uF 16V
1
2

2



11

GND1

GND1
1

34,39 CLK_ICH14

1

0 1005

C310
1
2

GND1

R160

17,50 AC97_SYNC

0.1uF 16V

2

24.576MHz
Reserve
5pF 25V
Reserve

C309
1
2

2

2

X4

R

FL13
BLM10B750B
Reserve

2
1

FL14
0 1005

PWR_3VMAIN
M15

1

R158
1M 1/16W 5%
Reserve

1

2

0 1005

1

A

B

1

17,50 AC_RST#

C308
1
2

全項AUDIO AREA

R157

GND1

STAC9767T

本項中★印のついたパターンは、GND̲AUDでガードし、
その上下はGND̲AUDのベタパターンで覆うこと。

TITLE

G

Laurel
GND_AUD

GND_AUD

AC97CODEC

0.1uFx4 16V

DRAW. No.

C1CPxxxxxx-X1
Rev. DATE

Design Appr.

Design 2001.01.16 Komahara Check
1

2

3

CAST

4

5

6

7

Description
Appr.

Yoshida
8

Aoki

FUJITSU
LTD.

SHEET
34
9

82

1

2

3

4

5

6

7

8

9

R479

SPKOUTL-

2

1

ALG_BASS_L

27k 1/16W 5%
C347
2
1
A

A

4700pF 25V
R480
1
2

SPKOUTR-

ALG_BASS_R

27k 1/16W 5%
C346
1
2
R182

4700pF 25V

2

27k 1/16W 5%
R183
1

G=24.1dB
fc=3.38Hz(10K,4.7u)

B

1

2

27k 1/16W 5%

B

M16

0.1uF 16V

7

HP_IN_L

LEFTOUTP

HP_IN_R

LEFTOUTM
RIGHTOUTP

BEEP_IN

RIGHTOUTM
LEFT BASS

PWR_AUD

RIGHT BASS

20
21
17
16

+

*
*
*
*

SPKOUTL- 54

SPKOUTR- 54

22

ALG_BASS_L

15

ALG_BASS_R

10
4
3

3

2
9

ST/MONO#
SP/HP#
DCVOL

GND1
GND2

RBEEP

D

GND_AUD

GND_AUD

18
19

C361
2
1

0.1uF 16V
Reserved

GND_AUD
E

G=-8.8dB

4

Q60B
UM6K1N

GND1

F

BASS

1uF 10V

0.1uF 16V
C711
2
1
Reserved

C352
2
1

39k 1/16W 5%
1

3

0.1uF 16V
C710
2
1

5

MUTE#

BH7884

Reserved

40
EAPD_EN#

Q60A
UM6K1N

R190
2

2
1

40 EAPD

R492
2

1
2

54 SP_HP#
6

E

C360
1uF 10V
39k 1/16W 5%
1

6

2

1

SUSPEND#

14
23

C356
2
1

11

10kx4 1/32W 5%

PWR_3VMAIN
Q63
DTC143TEA

5
6
7
8

C

SPKOUTR+ 54

0.01uF 16V R

4
3
2
1

40 MUTE
40 VOLUME_5V

SMT8

D

HPOUTR 54

SPKOUTL+ 54

PWR_AUD
VDD1
VDD2

HPOUTL 54

150uF 10V(TAN)

PWR_AUD
RM29

100 1/16W 5%
1

0.1uF 16V

1uF 10V

8

R496

C709
2
1

*
*

C349
2
1

2

1k 1/16W 5%

5

100 1/16W 5%
1

R189

0.1uF 16V

C355 150uF 10V(TAN)
+

AMP_HP_OUT_R

R495
2

1

10k 1/16W 5%

C364
1

13

C354

2

2

HP_OUT_R

AMP_HP_OUT_L

1k 1/16W 5%
2
1

10k 1/16W 5%
1

SP_IN_R

24

R188

R191

2

1uF 10V

12

HP_OUT_L

0.1uF 16V

*
*

1

0.1uF 16VC351
2
1

SP_IN_L

C708
2
1

33,39 GSPKOUT

10k 1/16W 5%R185
2

C348
2
1

1

C357
1
2

C

*
*

1

C350
2
1

0.1uF 16V

33 OUT_L
33 OUT_R

R184
2

*
*

GND_AUD

F

本IC下部は、GNDAUDベタとすること。

* 印はAnalog
Lineのため、0.25mm以上の幅で配線し、

極力GNDAUDでガード(上下層を含む)すること。

Audio AMP

TITLE

G

G

Laurel
DRAW. No.

CAST

C1CPxxxxxx-X1
Rev. DATE

Design Appr.

Design 2001.01.16 Komahara Check
1

2

3

4

5

6

7

Description
Appr.

Yoshida
8

Aoki

FUJITSU
LTD.

SHEET
35
9

82

1

2

3

4

5

6

7

8

9

fc=7.23KHz(22K,1000pF)
C365
2
1

A

A

1000pF 25V
R193
2
1

PWR_MIC

1

22k 1/16W 5%
R194

PWR_AUD

2

2.2k 1/16W 5%
M17A

57 INTMIC_IN

※

※

※

2

2

22k 1/16W 5%

0.1uF 16V

VREFO_2

fc=72.3Hz(22K,0.1uF)R473
1

57 INTMIC_RTN

8

R195
1

-

3 +

※

TS972IPT(DOCK)

4

B

C366
2
1

B

※

1

INTMIC_OUT 54

G=0dB

2
0 1005
Resrve

GND_AUD

パターン接続指定（エディタ）
C

C

R196
1

27k 1/16W 5%

2

PWR_AUD

D

D

VREFO_2

0.1uF 16V

C367
2
1

R197
2

1

27k 1/16W 5%

※

C368 100pF 25V
1
2

E

fc=15.9KHz(100K,100pF)
GND_AUD

E

R198
1

本抵抗分割はM19の近くに配置すること。

2

100k 1/16W 5%
PWR_AUD

fc(min)=72.3Hz(10K,0.22uF)

※印は微小なAnalog
Lineのため、0.25mm以上の幅で配線し、
GNDAUDでガード(上下層を含む)すること。

※

※

0.47uF 10V R

2

8

R199

C370
1
2

1

※

6

10k 1/16W 5%
33 VREFO

-

5 +

※

C369
1
2

印はAnalog
Lineのため、0.25mm以上の幅で配線し、
極力GNDAUDでガード(上下層を含む)すること。

54 MICIN

7

*

TS972IPT(DOCK)

C371
2
1
0.22uF 25V

*

F

MIC_CODEC_IN 33

4

*

F

0.1uF 16V

M17B

fc=72.3Hz(10K,0.22uF)
G=20dB

GND_AUD

TITLE

G

MIC AMP
G

Laurel
DRAW. No.

CAST

C1CPxxxxxx-X1
Rev. DATE

Design Appr.

Design 2001.01.16 Komahara Check
1

2

3

4

5

6

7

Description
Appr.

Yoshida
8

Aoki

FUJITSU
LTD.

SHEET
36
9

82

1

2

3

PWR_3VMAIN

1
2
3
4

4
3
2
1

PWR_5VMAIN

1kx4 1/32W 5%
枠内ｸﾞﾙｰﾌﾟｽﾜｯﾌﾟ可
SMT8

7
8
5
6

FDIR#
FSIDE#
FMOTOR#
FSTEP#

SMT8

B

53 FWD#

RM34

5
6
7
8

1Kx4 1/32W 5%
RM37
ARRAY
8
7
6
5

FRDDT#
FWP#
FINDEX#
FTRK0#

1
2
3
4
1kx4 1/32W 5%

C

1

53 FDSELO#

2

2

10Kx4 1/32W 5%
1

53
53
53
53
53

PRD7
PRD5
PRD3
PRD2

80
81
77
78
79

PACK#
PPERR#
PSLCT
PPE
PBUSY

PPE 53
PBUSY 53
PACK# 53
PPERR# 53

64
52
51

38 S_IRQ1
38 S_IRQ12

CLOCKI
LFRAME#
LDREQ#
PCIRST#
LPCPD#
CLKRUN#
PCICLK
SERIRQ
IOPME#
ACK#
ERROR#
SLCT
PE
BUSY

50

PWR_3VMAIN

1
2
3
4

SMT8
10kx4 1/32W 5%

GPIO23/FDC_PP
GPIO14/IRQIN2
GPIO13/IRQIN1
GPIO12/IO_SMI#

PSLCT 53
PWR_3VMAIN
PSLIN# 53
PINIT# 53
PAFD# 53
PSTB# 53

95
99
97
94
92

4.7Kx4 1/32W 5%

17 SERB_SIN1

SERB_CTS1#
SERB_DSR1#
SERB_DCD1#
SERB_RIRS232A#

84
88
86
91
90

RXD2
CTS2#
DSR2#
DCD2#
RI2#
RXD1
CTS1#
DSR1#
DCD1#
RI1#

GND1
53
53
53
53
53

D

16
14
13
4
15

FRDDT#
FTRK0#
FINDEX#
FDCHG#
FWP#

Floating check
GPIO15,16,17,20,24,12,23
IR_TX

63

45 IR_MODE

RDATA#
TRK0#
INDEX#
DSKCHG#
WRTPRT#

IRMODE/IRRX3

M19

PWR_3VMAIN

C1+
C1INVALID#
ROUT2B

9

PD0
PD1
PD2
PD3
PD4
PD5
PD6
PD7
STROBE#
AUTOFD#
SLCTIN#
INIT#

GPIO15/PME/SMI
GPIO16/PME/SMI
GPIO17/PME/SMI
GPIO20/PME
GPIO21/PME
GPIO22/PME

2

1

GPIO30/SD0
GPIO31/SD1
GPIO32/SD2
GPIO33/SD3
GPIO34/SD4
GPIO35/SD5
GPIO36/SD6
GPIO37/SD7
GPIO40/CS0
GPIO41/CS1
GPIO42/CS2
GPIO43/RD
GPIO44/WT
GPIO45/SA0
GPIO46/SA1
GPIO47/SA2
GPIO10/SA3
TXD1
RTS1#
DTR1#
TXD2
RTS2#
DTR2#

93
65
53
76
60
31
7

20
21
22
23

LPC_AD0
LPC_AD1
LPC_AD2
LPC_AD3

68
69
70
71
72
73
74
75

PRD0
PRD1
PRD2
PRD3
PRD4
PRD5
PRD6
PRD7

LPC_AD[0:3] 16,20,39
A

PRD[0:7] 53

83
82
67
66

PSTB# 53
PAFD# 53
PSLIN# 53
PINIT# 53

B

54
55
56
57
58
59
6
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48

ISA_D0 38
ISA_D1 38
ISA_D2 38
ISA_D3 38
ISA_D4 38
ISA_D5 38
ISA_D6 38
ISA_D7 38
KBCCS# 38
MCCS# 38
ISA_IOR# 38
ISA_IOW# 38
ISA_A2 38

85
87
89
96
98
100

C

SERB_SOUT1
SERB_RTS1#
SERB_DTR1#

D

RTS2#
DTR2#

12
11
10
9
8
5
3
2
1

FSIDE# 53
FWG# 53
FWD# 53
FSTEP# 53
FDIR# 53
FDSELO# 39,53
FMOTOR# 53
E

VTR
VCC
VCC
VCC

IRTX2
IRRX2

VSS
VSS
VSS
VSS

GPIO11/SYSOPT

62
61

IR_TX

49

IR_TX 45
IR_RXA# 45

KOKO_IO_A

1: Index Base I/O address
04Eh
0: Index Base I/O address
02Eh

3

V+

V-

GND

1

GND1

LPC SuperI/O[Smsc-KOKO]

25

TITLE

MAX3243

SERB_RI

1000pF 25V
Reserve

1

26

C376
2

VCC

C2+
C2-

C375
2

27

KOKO@smsc

PWR_3VSUS

0.1uF 16V

1
2

GND1

39 SERB_RI

8

F

21
20

0.1uFx4 25V

G

SERB_SIN1 17
1

SERB_DCD1#
SERB_DSR1#

1

SERB_CTS1#
SERB_RIRS232A#

0.1uF 16V

19
18
17
16
15

C374

ROUT1
ROUT2
ROUT3
ROUT4
ROUT5

0.1uF 16V

4
3
2
1

RIN1
RIN2
RIN3
RIN4
RIN5

RTSA 53
DTRA 53
SOUTA# 53

0.1uF 16V

28
24

CM5

DOUT1
DOUT2
DOUT3

18

C373

PWR_3VSUS

DIN1
DIN2
DIN3

9
10
11

C372

4
5
6
7
8

53 CTSA
53 RIA
53 SINA#
53 DCDA
53 DSRA

5
6
7
8

14
13
12

2

SERB_RTS1#
SERB_DTR1#
SERB_SOUT1

FORCEOFF#
FORCEON

2

22
23

4,16,40,42,45,60,61,62,69,76 SUSB#
E

LAD0
LAD1
LAD2
LAD3

HDSEL#
WGATE#
WDATA#
STEP#
DIR#
DS0#
MTR0#
DRVDEN1
DRVDEN0

[RS-232]

F

7

GPIO24/PME/SMI

ARRAY

8
7
6
5

4
3
2
1

10Kx4 1/32W 5%
RM36
5
6
7
8

PWR_5VMAIN

RM38
RTS2#
DTR2#
KOKO_IO_A

4
3
2
1

R200 10K 1/16W 5%
RM39
4
5
3
6
2
7
1
8

R472 1K 1/16W 5%

53 FDCHG#

5
6
7
8

ARRAY

53
53
53
53

24
25
26
27
28
29
30
17

LPC_FRAME#
LPC_DRQ#0
PCI_RST#
SUSTAT#
PCI_CLKRUN#
CLK_SIO33
SERIRQ

ARRAY

4
3
2
1

4 CLK_SIO14

16,19,20,39
16,19
11,16,19,20,24,26,27,40
16,40
16,19,27,29,42,50
4
16,19,29

PRD6
PRD4
PRD1
PRD0

19

10Kx4 1/32W 5%

2
1
4
3

1Kx4 1/32W 5%
RM35
53 FWG#

PRD[0:7] 53

枠内ｸﾞﾙｰﾌﾟｽﾜｯﾌﾟ可
RM32
5
6
7
8
ARRAY

RM33
53
53
53
53

6

2
D7
RB521S-30
1

8
7
6
5

38 ISA_IOR#
38 ISA_IOW#
38 S_IRQ1
38 S_IRQ12

5

M18

RM31
ARRAY

A

4

PWR_5VMAIN

G

Laurel

GND1

DRAW. No.

CAST

C1CPxxxxxx-X1
Rev. DATE

Design Appr.

Design 2001.01.16 Komahara Check
1

2

3

4

5

6

7

Description
Appr.

Yoshida
8

Aoki

FUJITSU
LTD.

SHEET
38
9

82

1

2

3

4

5

6

7

8

9

2001.01.31
C458.1をCLK̲KBC4‑>RSTDRV#に変更
A

C377
1

GND1

25
15
14

PCI_RST#
37 ISA_IOR#
37 ISA_IOW#

B

M20
28
29

39 CLK_KBC4

XIN
XOUT

RSTRD#
WR#

PWR_5VMAIN
16
17

37 KBCCS#
37 ISA_A2
8
7
6
5

KBC_P40

SMT8

RM42

27
26

S0
A0
P40
P41

1
2
3
4

100kx4 1/32W 5%

C

13
12
11
10

15 ATFINT#
47 KSHIPID0
47 KSHIPID1

1
80
79
78
77
76
75
74

P54
P55
P56
P57
P60
P61
P62
P63
P64
P65
P66
P67

D

HL1
24

PWR_5VMAIN
HL2

72
73

CNVSS

VREF
AVSS

GND1
71

E

GND1

2

1uF 10V

C379
1

C378
2
1

0.1uF 16V

30

VCC
VSS

DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
P00
P01
P02
P03
P04
P05
P06
P07
P10
P11
P12
P13
P14
P15
P16
P17
P20
P21
P22
P23
P24
P25
P26
P27
P30
P31
P32
P33
P34
P35
P36
P37
P42
P43
P44
P45
P46
P47
P70
P71
P72
P73
P74
P75
P76
P77

70
69
68
67
66
65
64
63

ISA_D0
ISA_D1
ISA_D2
ISA_D3
ISA_D4
ISA_D5
ISA_D6
ISA_D7

54
53
52
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
62
61
60
59
58
57
56
55

ISA_D[0:7] 37

B

CLM#[0:15] 47

CLM#0
CLM#1
CLM#2
CLM#3
CLM#4
CLM#5
CLM#6
CLM#7
CLM#8
CLM#9
CLM#10
CLM#11
CLM#12
CLM#13
CLM#14
CLM#15

C

HTKYSMI 39
KSMBALT#

CAPS 39
NUM 39
SCRL 39
ROW#[0:7] 47

ROW#0
ROW#1
ROW#2
ROW#3
ROW#4
ROW#5
ROW#6
ROW#7

D

PWR_5VMAIN

RM43

23
22
21
20
19
18
9
8
7
6
5
4
3
2

S_IRQ1 37
S_IRQ12 37
KBINIT# 16
KBA20G 16
KBCSCI 16
MCCS# 37
PADDATA 47
PADCLK 47
MDATA 53
MCLOCK 53

53 MCLOCK
53 KCLOCK
47 PADCLK
53 KDATA

8
7
6
5

53 MDATA
47 PADDATA
15 ATFINT#

5
6
7
8

1
2
3
4

SMT8
10kx4 1/32W 5%
RM44

KSMBALT#

KDATA 53
KCLOCK 53

SMT8

2

1000pF 25V
Reserve

A

4
3
2
1

E

10kx4 1/32W 5%
RM45

M38867
SMBDATA 15,50,52
SMBCLK 15,50,52

47 KSHIPID1
47 KSHIPID0

KBC_P40

39 HTKYSMI

8
7
6
5

1
2
3
4

SMT8
100kx4 1/32W 5%

GND1

GND1

F

F

KBC

TITLE

G

G

Rickwood Main Board
DRAW. No.

CAST

C1CPxxxxxx-X1
Rev. DATE

Design Appr.

Design 2001.01.16 Komahara Check
1

2

3

4

5

6

7

Description
Appr.

Yoshida
8

Aoki

FUJITSU
LTD.

SHEET
39
9

82

4

5

PWR_5VMAIN

GND1

JP

FPC/FSC

Mount

R298

R299,R300

Reserve

R299,R300

R298

142
143
144
HPSENSE

34

135
107
91
92
123
134

42 PME_LAN#
41 BLUE_RI
50 PME_MINI#
27,41 PME_1394#

D

125
126
129
130

SERB_RI#
29,41 PME_711#
29,41 PCM_RI#
PWR_PMU

98
99
101
102
119
120
122

38 HTKYSMI
E

FDSELI#
FDATCH1#
FDATCH2#
FDATCH3#
FDATCH4#

1
2

RIOUT#

992MODE#
163MODE#
007MODE#

EXTSCI#
EXTSMI#

OZACTIN#
THRMACT#

OZACTOUT

WAKEA#
WAKEB#
WAKEC#
WAKED#
RI1#
RI2#
RI3#
RI4#

WAKEOUT#
VDD1(5V)
VDD1(5V)
VDD1(5V)
VDD1(5V)
VDD1(5V)
VDD2(3.3V)
VDD2(3.3V)
VDD2(3.3V)
VDD2(3.3V)

ESMIBE0
ESMIBE1
ESMIBE2
ESMIBE3
ESMIBE4
ESMIBE5
ESMIBE6

PWR_3VSUS
R201 10k 1/16W 5%

FDSELO#
FMODE#

VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS
VSS

※

103

GSPKOUT 33,34

33
34

IDE_RST_HDD#

48
124

FMODE# 53

110

C

RIOUT# 16

109
108

EXTSCI# 16
1

2

EXTSMI# 16,19

D8
HRC0103A

136

SP_HP# 16,19
WAKEOUT# 16

112
12
51
100
121
139

PWR_5VSUS

PWR_PMU

D

23
77
111
165

17
28
50
61
83
94
116
127
138
149
171

2

37,53 FDSELO#
53 FDATCH#

C

DKMUTE#
INTMUTE#

CAPS 38
NUM 38
SCRL 38

0.1uF 16V

47
43
44
45
46

HPIN
DKAMPEN#

SPKOUT

B

9
10
13

1

32
31

11,16,19,20,24,26,27,37 PCI_RST#

SPK1
SPK2
SPK3

41,55
41,55
41,55
55

C385

131
132
133

17,18 SPKSYS
29 SPKPCM

CAPS#
NUM#
SCR#

A

PMU_D[0:3] 71

1

41,56 HDDLED#

BAYLMP0#
BAYLMP1#
CDLMP#
HDLMP#

PMU_D[0:3]

PMU_D0
PMU_D1
PMU_D2
PMU_D3

0.1uF 16V

1
2
3
4

41,55 BAY1_LMP#

18
62
115
150

2

71
72
73
79

PMU_PARST#
PMU_PE#
PMU_PRM#
PMU_SMI

0.1uF 16V

71
71
71
71

※ 本クロックはノイズに弱いため
上下層に高速な信号が走らないように
配線すること

2

PD0
PD1
PD2
PD3

BAY1_ID0
BAY1_ID1
BAY1_ID2
BAY1_ID3

C384

PARST#
PE#
PRM#
PMUSMII#

11
29
49
84
93
128
137 BAY2_ID1
172 BAY2_ID2

2

GID0
GID1
GID2
GID3
GID4
GID5
GID6
GID7

CLK_KBC4 38

0.1uF 16V

LAD0
LAD1
LAD2
LAD3
LFRAME#

85

1

16,19,20,37 LPC_FRAME#

GND1
CLK4M

1

B

※

87
88
89
90
86

LPC_AD0
LPC_AD1
LPC_AD2
LPC_AD3

PCICLK
CLK48M
CLK32IN

C381

16,71 CLK_PMU32K

Reserve

C380
220pF 50V
1
2

16,20,37 LPC_AD[0:3]

9

43signals

C383

148
117
14

4 CLK_ASIC33
4 CLK_ASIC48

8

PWR_5VMAIN
M21A

A

7

2

PWR_PMU

6

0.1uF 16V

3

1

2

C382

1

E

HOOP
GND1

SERB_RI#

GND1

F

3

F

Q9
2SK3019

1
2

37 SERB_RI

GND1

TITLE

G

HOOP-1
G

Laurel
DRAW. No.

CAST

C1CPxxxxxx-X1
Rev. DATE

Design Appr.

Design 2001.01.16 Komahara Check
1

2

3

4

5

6

7

Description
Appr.

Yoshida
8

Aoki

FUJITSU
LTD.

SHEET
40
9

82

1

2

3

4

5

6

7

8

9

PWR_CARD1
PWR_CARD0

PWR_PMU
A

A

M21B

41,48,71 MAINON#
48 SUSSW#
27,29,45 3VSUSOK
45 POWERGOOD2
71 PCURDY#
45 3VMAINOK
4,16,37,42,45,60,61,62,69,76 SUSB#
B

95
96
70

24 LCDEN
24 GBLEN
48 LCDCL#

PCICLED0
PCICLED1
JBSYA#
JBSYB#

39
42
81
82
40
41

11,16,19,20,24,26,27,37 PCI_RST#

80

29
29
30,32
30,55

C

PLB#
PLLB#
ACON
BT1SWR
BT2SWR
MAINSW#
RSTSW#
SUSSW#
SUSOK
PMUVCCOK
PMURDY#
MAINOK
SUSB#

20
21

BT1SWO
BT2SWO

PMURST#
PWRGOOD
PWRON
PWROK
BAY1ON
BAY2ON

LCDEN
BLEN
LCDCL#

EBLENO
BLO

JAVCC
JBVCC
PCMLMP0
PCMLMP1
JBSYA#
JBSYB#

ACTOUT#

67
52
68
69

PMU_PCURST# 71

105
106

BAY1_ON 41,70
BAY2_ON 55

97

EBLEN 57

140

BKLVOL 57

58

PCICACT# 17

POWERON 45,62
ICHPWROK 16,17,25

27,29,45
45
71
45

3VSUSOK
POWERGOOD2
PCURDY#
3VMAINOK

2
1
Reserve
C386 1000pF 25V
2
1
Reserve
C387 1000pF 25V
2
1
Reserve
C388 1000pF 25V
2
1
Reserve
C389 1000pF 25V

76
78
15
16
19
59
64
66
65
63
60
53
104

16,71 PLLB
33 PMU_ACON

GND1

B

ESD対策用

本コンデンサはHOOP(M29)のピンのすぐそばに配置すること
EXACT0#
EXACT1#

PCIRST#

VGARST#
VGASTBY#

37
38

MPCIACT# 41,50

75
74

VGARST# 29,41

24
25
26
27
30
54
55
56

FR_EXIST# 41,52
BLUE_EXIST# 41,57
SECURITY# 48

PWR_3VMAIN

PWR_3VMAIN
C

TP98 CRY1

CRY2

PWR_5VMAIN

GPSBSEL
GPIO0/BT1CHG(D)
GPIO1/BT1PWR(D)
GPIO2/BT2CHG(D)
GPIO3/BT2PWR(D)

GND1
173
174

ｸﾗｲｼｽﾌﾞｰﾄ用TP
CN19右ﾊｯﾁﾝｸﾞｼﾙｸｴﾘｱに実装

175
176

D

152

16,45 RSMRST#

GPIO4
GPIO5(D)
GPIO6
GPIO7

RSMRST#

G3PIO0/BT1ALM(D)
G3PIO1/BT2ALM(D)
G3PIO2/SPSEL(D)
G3PIO3/BT1CID(D)
G3PIO4/BT1ON(D)
G3PIO5/BT2CID(D)
G3PIO6/BT2ON(D)
G3PIO7/VSNA(D)

IR_EXIST
SOUT_EXIST

1
0 1005

IR_EXIST

2
R203

1
0 1005

IDE_RST_BAY3V
PHS_ON

155
156
157
158 BAY2_CD2#
159
160
161
162
163
164
166

G3PIO10/BAY1ATCH1#
G3PIO11/BAY1ATCH2#
G3PIO12/BAY2ATCH1#
G3PIO13/BAY2ATCH2#
G3PIO14
G3PIO15
G3PIO16(D)
G3PIO17(D)
G3PIO18(D)
G3PIO19(D)
G3PIO20(D)

2
R202

EAPD_EN#20
FWHWP# 20
FWHTBL# 20

153
154

G3PIO8(D)
G3PIO9(D)

SOUT_EXIST

55,56

BAY1_CD1# 41,55
BAY1_CD2# 41,55
PR_CD1#
41,55

D

FANFAULT# 41,55
MUTE 34
SUBBATON 76
MPCIRST# 50
SMB_CNCT0 50
SMB_CNCT1 23
CID0E# 50

PWR_3VMAIN

IDE_RST_BAY# 55,56

3

TP99

22
5
6
7
8

Q64
1

E

16,37 SUSTAT#

57
113

G3STDIO0
G3STDIO1
G3STDIO2
G3STDIO3
G3STDIO4
G3STDIO5
SUSTAT#
TEST#

146
147

SRBTN3#
G3STDIO6

DTC143TEA

BSRBTN# 16
2

57 BLUE_ON
57 BLUE_RST#
57 BLUE_DETACH

168
169
170
151
118
114

42 LAN_RST#
4,16,37,40,45,60,61,62,69,76 LAN_ISORATE#

35
36
167
141

BLCDCL#
SUSSW2#
SUSTAT
OZ163EN

IDE_RST_BAY3V

145

VOLUME

E

BLID 16

VOLUME_5V 34

HOOP
GND1

F

F

TITLE

G

HOOP-2
G

Laurel
DRAW. No.

CAST

C1CPxxxxxx-X1
Rev. DATE

Design Appr.

Design 2001.01.16 Komahara Check
1

2

3

4

5

6

7

Description
Appr.

Yoshida
8

Aoki

FUJITSU
LTD.

SHEET
41
9

82

1

2

3

4

5

6

SMT8

A

5
6
7
8

4
3
2
1

SMT8

5
6
7
8

39 PME_LAN#
39 BLUE_RI
GBLEN
40,50 MPCIACT#

4
3
2
1

40,52

8
7
6
5

2

40,55 PR_CD1#

SMT8
10kx4 1/32W 5%

GND1
PWR_PMU

1

R204 100k 1/16W 5%
1
2

40,48,71 MAINON#

R483 10K 1/16W 5%

PWR_3VMAIN

1

2

R471 10K 1/16W 5%

B

R499 10k 1/16W 5%
2
1

48 SUSSW#
39,55 FDATCH#

A

1
2
3
4

10kx4 1/32W 5%

B

PWR_3VMAIN

RM47

RM48
BAY1_CD1#
BAY1_CD2#
HDDLED#
BAY1_LMP#

9

PWR_3VSTD

10kx4 1/32W 5%

40,55
40,55
39,56
39,55

8

PWR_3VMAIN

RM46
40,57 BLUE_EXIST#
40,52 FR_EXIST#
15 FANFAULT#
40,70 BAY1_ON

7

R500 100k 1/16W 5%
1
2

48 LCDCL#

RM50
39,55
39,55
39,55
39,55

BAY1_ID0
BAY1_ID1
BAY1_ID2
BAY1_ID3

8
7
6
5

ピンスワップ可

1
2
3
4

40,55 BAY1_CD1#

C713
2
1

40,55 BAY1_CD2#

C714
2
1

SMT8
10kx4 1/32W 5%

1uF 6.3V

C

C

1uF 6.3V

29,39 PME_711#
29,39 PCM_RI#
29,40 VGARST#
27,39 PME_1394#

PWR_3VSUS
SMT8

RM49
4
3
2
1

C715
2
1

40,55 PR_CD1#

1uF 6.3V

5
6
7
8

GND1

10kx4 1/32W 5%

D

D

E

E

F

F

TITLE

G

G

Laurel
DRAW. No.

CAST

C1CPxxxxxx-X1
Rev. DATE

Design Appr.

Design 2001.01.16 Komahara Check
1

2

3

4

5

6

7

Description
Appr.

Yoshida
8

Aoki

FUJITSU
LTD.

SHEET
42
9

82

1

2

3

4

5

6

7

8

9

A

A

X7
FCX03MD (25.000MHz)
1

2
1
22pF 25V 5%

C661
2
1

TXD-

RTT2
RTT3
RTEST

LED0
LED1

R452
1.69K 1/16W 1%
1
2

LED2

PWR_3VSTD

FL40

108
107
105
104
103
102
101
100

0.1uF 16V 20%
2
1
C724

C667

C666
GND1

0.1uF 16V 20%
2

PWR_3VSTD

NOTE
pin55‑pin58,pin109‑pin112間はﾊﾟｽｺﾝを直近に
搭載すること。
R501
10 1/16W 5%
2
1

2

A

4

B

Reserve
1

16 CID0E#

OE#

5

VCC

3

GND

0.1uF 16V 20%
2

FL41

BLM18PG300SN1
(BLM11P300S)
FL42

GND1

GND1
F

RTL8139CL(LQFP)

100K 1/16W 5%
Reserve
1

TITLE

G

DRAW. No.
Rev. DATE

5

CAST

C1CPxxxxxx-X1

GND1
Design Appr.

Design 2001.01.16 Komahara Check
4

LAN

R493

GND1

Reserve

3

E

BLM18PG300SN1
(BLM11P300S)

Laurel

CBT1G125
Reserve

2


1
2
1

2

C707
0.1uF 16V 20%
Reserve
LAN_IDSEL
PWR_5VSUS

G

1


2
1
2

1

2

M53

1

PCI_AD25

R454
10 1/16W 5%
2
1

2

RTL8139CL(LQFP)

7
18
30
40
55
56
62
74
80
85
93
111
112
113
124

D

BLM18PG300SN1
(BLM11P300S)

1

2

2

GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND
GND


1
2
1

2

10K 1/16W 5%

F

16,27,29,50 PCI_AD[0:31]

1
12
25
35
46
58
59
77
90
96
106
109
119

PWR_3VSTD

C665

VDD
VDD
VDD
VDD
VDD
VDD
VDD
VDD
VDD
VDD
VDD
VDD
VDD

PWR_3VSTD GND1

1

IDSEL
FRAME#
IRDY#
GNT#

97

0.1uF 16V 20%
1

7

98

2

6

99

N.C
N.C
N.C
N.C
N.C

If use D3 cold,Shoud be pulled high.
MD0
MD1
MD2
MD3
MD4
MD5
MD6
MD7

TXD- 43

C664

R453

TXD+ 43

91

0.1uF 16V 20%
1

Vss

92

C

54
71
72
73
94

2

BR93LC46FV-W
1

TXD+

RXIN-

0.1uF 16V 20%

DO

NC2

RTL_MA8

2

82
81
84

NC1

8

RXIN+

GND1

DI

1

B

X2

GND1

SK

5

X1

C663

50
110
88
89

Vcc

CS

4

86

PWR_3VSTD

M50
Serial
EEPROM

3

GND1

C662
2
1

47
48
49
51
52
53
57
60
61
63
64
65
66
67
68
69
70

22pF 25V 5%

C660
2
1
EECS
ROMCS#
OE#
WE#

C/BE#0
C/BE#1
C/BE#2
C/BE#3

PCI_INT#5 16,19
PCI_CLKRUN# 16,19,27,29,37,50
PCI_DEVSEL# 16,19,27,29,50
PCI_TRDY# 16,19,27,29,50
PCI_PAR 16,27,29,50
PCI_PERR# 16,19,27,29,50
PCI_SERR# 16,19,27,29,50
PCI_STOP# 16,19,27,29,50
PCI_REQ#3 16,19

2

3
15
16
117

EEDO/MA0
EEDI/MA1
EESK/MA2
MA3
MA4
MA5
9356SEL/MA6
MA7
MA8
MA9
MA10
MA11
MA12
MA13
MA14
MA15
MA16

114
75
19
17
23
21
22
20
118

87

C671

LAN_IDSEL

16,19,27,29,50 PCI_FRAME#
16,19,27,29,50 PCI_IRDY#
16 PCI_GNT#3

INTA#
CLKRUN#
DEVSEL#
TRDY#
PAR
PERR#
SERR#
STOP#
REQ#

78

43 RXIN-

0.1uF 16V 20%
1

E

36
24
14
2

PCI_C/BE#0
PCI_C/BE#1
PCI_C/BE#2
PCI_C/BE#3

AD0
AD1
AD2
AD3
AD4
AD5
AD6
AD7
AD8
AD9
AD10
AD11
AD12
AD13
AD14
AD15
AD16
AD17
AD18
AD19
AD20
AD21
AD22
AD23
AD24
AD25
AD26
AD27
AD28
AD29
AD30
AD31

79

43 RXIN+

2

PCI_C/BE#0
PCI_C/BE#1
PCI_C/BE#2
PCI_C/BE#3

ISOLATE#

C670

16,27,29,50
16,27,29,50
16,27,29,50
16,27,29,50

PME_LAN# 39

0.1uF 16V 20%
2
1

D

45
44
43
42
41
39
38
37
34
33
32
31
29
28
27
26
13
11
10
9
8
6
5
4
128
127
126
125
123
122
121
120

76

2

C669

C

PCI_AD0
PCI_AD1
PCI_AD2
PCI_AD3
PCI_AD4
PCI_AD5
PCI_AD6
PCI_AD7
PCI_AD8
PCI_AD9
PCI_AD10
PCI_AD11
PCI_AD12
PCI_AD13
PCI_AD14
PCI_AD15
PCI_AD16
PCI_AD17
PCI_AD18
PCI_AD19
PCI_AD20
PCI_AD21
PCI_AD22
PCI_AD23
PCI_AD24
PCI_AD25
PCI_AD26
PCI_AD27
PCI_AD28
PCI_AD29
PCI_AD30
PCI_AD31

PME#

1

0.1uF 16V 20%
1
2

16,27,29,50 PCI_AD[0:31]

PCI_AD[0:31]

PRST#

R451
0 (1005)

83

C668

95

37,40,45,60,61,62,69,76 LAN_ISORATE#

LWAKE/CSTSCHG

0.1uF 16V 20%
1

115

40 LAN_RST#

PCLK

2

116

4 CLK_LAN33

0.1uF 16V 20%
1

B

M49B

R450
1M 1/16W 5%

M49A

6

7

Description
Appr.

Yoshida
8

Aoki

FUJITSU
LTD.

SHEET
43
9

82

1

2

3

4

5

6

7

8

9

B

2

1

R494
0 1005

このブロックは、M49付近に搭載のこと。

M51

1

2

PWR_3VSTD

C673

1
2

49.9 1/16W 5%
R456

R455

B

C672 Reserve
1
2

49.9 1/16W 5%

PWR_3VSTD

Reserve
2
1

15pF 25V 5%

A

15pF 25V 5%

A

6

42 RXIN+

7

42 RXIN-

5
4

RD+

RX+

RD-

RX-

CT1

CT3

N.C1

N.C2

CT2

CT4

TD+

TX+

TD-

TX-

9

LAN_PR_RX+ 53

8

LAN_PR_RX- 53

10
11

C

C

3
1

42 TXD+

2

42 TXD-

12
14

LAN_PR_TX+ 53

13

LAN_PR_TX- 53

TLA-6T207A

2

1

2

C675
0.1uF 16V 20%

C674
0.1uF 16V 20%
2
1

D

49.9 1/16W 5%
C676
R458
0.1uF 16V 20%
1
2

49.9 1/16W 5%
R457
1
1
2

TDK 製

D

GND1 GND1
このブロックは、M51付近に搭載のこと。

GND1

E

E

F

F

TITLE

G

USB CN
G

Laurel
DRAW. No.

CAST

C1CPxxxxxx-X1
Rev. DATE

Design Appr.

Design 2001.01.16 Komahara Check
1

2

3

4

5

6

7

Description
Appr.

Yoshida
8

Aoki

FUJITSU
LTD.

SHEET
44
9

82

1

2

3

4

5

6

7

8

9

※本ページのReset
ICは各電源の発生源の近傍に配置願います。
PWR_3VSTD

M22
2

2

GND

3

CD

OUT

R205 1.5k 1/16W 5%
2
1

1

C392

C393

2200pF 25V
Reserve

0.01uF 16V

C395

S-80927AL

2200pF 25V
Reserve

1

LM26CIM5X-ZHA (120degC)

GND1

GND1

D9

5

VDD

1SS400

R502

CD

1

OUT

1

2

2

POWERGOOD2 40

1K 1/16W 5%

GND

2

S-80927AL
C398

2

M24

D

OUT

2

1

0 1608

GND
S-80927AL

0.01uF 16V

GND1

6
7
GND1

1

C401

1

C404
4.7uF 6.3V B

TXD

9

IR_TX 37

RXD

8

IR_RXA# 37

3

IR_MODE 37

NC
GND
VCC

FIR_SEL

MD0

C405

2200pF 25V
Reserve

D

4

R459

0.47uF 10V F
2

GND1

LEDA

0.1uF 16V 20%

3VSUSOK 27,29,40

2

2200pF 25V
Reserve

CD

1

1

3
C400

2

C399

R207

VDD

C402
4.7uF 10V F

10
C403

1

5

1

2

PWR_3VMAIN

2

2

PWR_3VSUS

TP19
PWR_3VIR

1

GND1

R206

2.7 1/2W 5%

2

1

GND1

C

M25

PWR_3VMAIN

MD1

AGND

FG

GND1

PWR_3VSUS PWR_3VMAIN

10k 1/16W 5%

5
1

2200pF 25V
Reserve

2

1

C

1

0.033uF 16V

2

2200pF 25V
Reserve

C397

2

C396

1

1

3

1

40,62 POWERON

M23
2

2

2200pF 25V
Reserve

B

PWR_PMU

1

C394

GND1

GND1

B

2

RSMRST# 16,40

GND
1

3

VTEMP

VDD

2

HYST

2

1

5

5

OS#

1

1

0.1uF 16V 20%

V+

1

4

2

2

M54
C719

A

2

PWR_PMU

A

FG1

QSDL-M137#00

GND1

M26

C409
10uF 10V

1
GND1
2

2
1

C407
0.1uF 16V

2
1

C406
0.1uF 16V

40,42,60,61,62,69,76 SUSB#

4

VCC
RESET#
SENSE
RESIN# RESET
CT
REF

5

E

3VMAINOK 40

6
2

8
7
2
3

1

1

E

GND

C408

R208
1

2200pF 25V
Reserve

2

VGATE 16

1K 1/16W 5%

TLC7725
GND1
40

GND1

3VMAINOK#

遅延ターゲット

F

F

S-8094x:
Example (0.1uF):
Td(ms) = 5.7 x Cd(nF)
= 5.7 x 100 = 570(ms) = 0.57(s)

RESET IC/SW
TITLE

G

G

Laurel
DRAW. No.

CAST

C1CPxxxxxx-X1
Rev. DATE

Design Appr.

Design 2001.01.16 Komahara Check
1

2

3

4

5

6

7

Description
Appr.

Yoshida
8

Aoki

FUJITSU
LTD.

SHEET
46
9

82

1

2

3

4

5

6

7

8

9

A

A

B

B

L3

1
2

S-OUT

S-OUT

TP20 TP21
TVOC TVOY
C

S-OUT

C411

2

82pF 25V

1

1
NLC322522T-1R5M
S-OUT

C410

2
R209
1

C

75 1/16W 1%

2

82pF 25V

26 TV_S_Y

1
3
4
2

GND1
L4

2

S-OUT

S-OUT JACK
1

82pF 25V

1
NLC322522T-1R5M
S-OUT

2

C412
2
1

S-OUT

82pF 25V

1
R210

D

75 1/16W 1%

2

D

※04 5/25
部品変更

S-OUT

C413

26 TV_S_C

CN26

GND1

CN26

GND1

本コネクタはVGA chipの近傍に配置すること。
E

E

F

F

TITLE

G

G

Laurel
DRAW. No.

CAST

C1CPxxxxxx-X1
Rev. DATE

Design Appr.

Design 2001.01.16 Komahara Check
1

2

3

4

5

6

7

Description
Appr.

Yoshida
8

Aoki

FUJITSU
LTD.

SHEET
47
9

82

1

2

3

4

5

6

7

8

9

※最優先に配線願います。
A

A

PWR_LCD

THYME KeyBoard Connector

10
11
12
13
14
15

3
2
1

16

KSHIPID1 38
KSHIPID0 38

17
18

INT_KBD

19

GND1
D

Keyboard Strap (N86C‑7664‑0203‑E)
ID1:ID0 (KBC Side)
JP 0
0
US 0
1
UK 1
0

PWR_5VMAIN
E

CN5

1
2
3
4
5
6

1
2
3
4
5
6

20

8

LVDS_L1- 24

9

B

LVDS_L1+ 24

10
11

LVDS_L2- 24

12

LVDS_L2+ 24

13
14

LVDS_LC- 24

15

LVDS_LC+ 24

C

16
17
18
19
20

r 10pF 25V
C421
2
1

9

r 10pF 25V
C420
2
1

8

LVDS_L0+ 24

7

r 10pF 25V
C419
2
1

7

LVDS_L0- 24

6

r 10pF 25V
C418
2
1

CLM#[0:15] 38

5

r 10pF 25V
C417
2
1

6

4

r 10pF 25V
C416
2
1

ID-C
ID0
ID1

CLM#0
CLM#1
CLM#2
CLM#3
CLM#4
CLM#5
CLM#6
CLM#7
CLM#8
CLM#9
CLM#10
CLM#11
CLM#12
CLM#13
CLM#14
CLM#15

5

r 10pF 25V
C415
2
1

C

27
26
25
24
23
22
21
20
19
18
15
14
12
6
5
4

ROW#4
ROW#5
ROW#6
ROW#7

3

r 10pF 25V
C414
2
1

CLM#0
CLM#1
CLM#2
CLM#3
CLM#4
CLM#5
CLM#6
CLM#7
CLM#8
CLM#9
CLM#10
CLM#11
CLM#12
CLM#13
CLM#14
CLM#15

4

2

0.1uF 16V

B

3

1

1000pF 25V
C424
1
2

ROW#0
ROW#1
ROW#2
ROW#3A
ROW#3B
ROW#4
ROW#5
ROW#6
ROW#7

2

C422
1
2

1

ROW#[0:7] 38
ROW#0
ROW#1
ROW#2
ROW#3

100pF 25V
C423
2
1

CN8
28
17
16
13
9
11
10
8
7

LVDSBxx,LVDSxxの設計条件
(ST/SW CNまで両信号の合計で)
‑各線長の誤差は2mm以下にする
‑LVDSC+,‑とLVDS0+,‑とLVDS1+,‑
とLVDS2+,‑の間はGNDでｶﾞｰﾄﾞする
‑各線のｲﾝﾋﾟｰﾀﾞﾝｽを100Ωにする
‑ビヤ打ちは最小限(３回以下)にする

CN25

R

R

R

R

R

R

R

R

LCD CN
D

GND1

GND1

TP22
TP23
TP
TP

上記のコンデンサはLCD
CNの近傍に設置すること

FL17 BLM11A121S

1
2

E

PADDATA 38
PADCLK 38

R

1
2

Reserve

C427
2

F

R

1

F

C426
r 47pF 25V

2

1

C425
r 47pF 25V

POINTING CN

0.1uF 16V

GND1

Pullup for IDE
TITLE

G

G

Laurel
DRAW. No.

CAST

C1CPxxxxxx-X1
Rev. DATE

Design Appr.

Design 2001.01.16 Komahara Check
1

2

3

4

5

6

7

Description
Appr.

Yoshida
8

Aoki

FUJITSU
LTD.

SHEET
48
9

82

1

2

3

4

5

6

7

8

B

SWA#

MailLED Enter

WWW

SWB#

SWC#

SWD#

SW_ENTER#

Sus/Res
SUSSW#

R213
100K 1/16W 5%
2
1

LOCATION
A

9

PWR_3VMAIN

R211
330 1/16W 5%
1

Mode SW

2

A

R470
100K 1/16W 5%
2
1

PWR_3VMAIN

AUD_LEDIN

APP_LEDOUT

Q10A
UM6K1N

2

Q10B
UM6K1N

5
4

1

PMU_APPLED

3

6

AUD_LEDOUT

A

B

B

1
2
3
4

GND1

このﾓｼﾞｭｰﾙ間でのﾋﾟﾝｽﾜｯﾌﾟ可

TP24
TP25
TP26
TP
TP
TP

8
7
6
5

15

40 SECURITY#

17
19
21
23
25
27
29

E

12

13

14

15

16

17

18

19

20

21

22

23

24

25

26

27

28

29

30

10
12

AUD_LEDOUT

14

APP_LEDOUT

2

4
3
2
1

SUSSW#

1Kx4 1/32W 5%

3

10

11

71 PMU_LED

5
6
7
8

8

SUSSW# 40
SWD# 71
SWB# 71
APPMODE# 71

2

9

RM52

6

GND1

CM7

D

0.1uFx4 16V

16
18

TP
TP36

20

TP
TP37
RM53
ARRAY

22
24

1
2
3
4

26
28

GND1
8
7
6
5

SW2
PMU_SLCDS5
PMU_SLCDS3
PMU_SLCDS1
PMU_SLCDC1

1

71
71
71
71

TP
TP
TP38
TP39
TP
TP
TP40
TP41

ST-ApliSW CN

R215

2

1K 1/16W 5%

GND1

E

TP42
4
3
2
1

PMU_SLCDC0
PMU_SLCDC2
PMU_SLCDS0
PMU_SLCDS2

TP

71
71
71
71

1:OFF
3:ON

ARRAY
TP
TP
TP43
TP44
TP
TP
TP45
TP46

LCDCL# 40

GND1

RM54
5
6
7
8

F

1

LCD COVER CLOSE SW

0x4 1/32W 5%

30

3

2

0.22uF 10V

13

D

8

Q12
DTC144EEA
1

2

9
11

AUD_LEDIN

6

7

PMU_LEDOUT

4

C428
1

TP

5

2

PMU_LEDOUT

SW1
1

2

3

0x4 1/32W 5%

1

R216

2

1K 1/16W 5%
MAIN SWITCH

MAINON# 40,41,71
1

TP

4

C

PMU_LEDIN

F

C429
0.22uF 10V

2

TP

7

2

3

330 1/16W 5%

4
3
2
1

5

TP33 TP34 TP35

1

R214

TP29
TP30
TP31
TP32
TP
TP
TP
TP

ARRAY

3

SWA# 71
SWC# 71
SW_ENTER# 71

1Kx4 1/32W 5%

TP
1

1
2
3
4

1

8
7
6
5

CN7

PMU_LEDIN

PWR_3VSTD

RM51
ARRAY

TP

TP28

GND1

0.1uFx4 16V

TP27
C

CM6

5
6
7
8

※05 5/31
ピンアサイン変更
TP追加 TP86〜TP89

GND1

RM55
5
6
7
8

4
3
2
1

PMU_SLCDS4
PMU_SLCDS6
PMU_SLCDS7
PMU_SLCDS8

GND1

71
71
71
71

1

SUSSW#

C697
2

GND1

2

D58

1

ARRAY
TP
TP
TP47
TP48
TP
TP
TP49
TP50

G

GND1

0.033uF 16V

0x4 1/32W 5%

RB521S-30

このﾓｼﾞｭｰﾙ間でのﾋﾟﾝｽﾜｯﾌﾟ可

TITLE

HDD CN
G

Laurel
DRAW. No.

CAST

C1CPxxxxxx-X1
Rev. DATE

Design Appr.

Design 2001.01.16 Komahara Check
1

2

3

4

5

6

7

Description
Appr.

Yoshida
8

Aoki

FUJITSU
LTD.

SHEET
49
9

82

R220

PWR_5VUSB1

GND1

FG2
USB_CON_STD#0

16 USB_OC#1

本体横

GND1 GND1

3
4

GND1

5
6
2

FG1

2

1

GND

BLM41P600S

C433
16pF 25V

MINISMDC100(1A)

9

CN10
1

C431
1

+DATA

8

A

2

-DATA

4.7uF 6.3V

16pF 25V
1
C435
2

6

1

C436 0.1uF 16V
2
1

4

2

VCC

R217 330K 1/16W 5%
2
1

2

3

5

C437 0.1uF 16V
1
2

330K 1/16W 5%
1
2

16 USB_OC#0

C

2

16pF 25V
2

B

1

BLM41P600S
4.7uF 6.3V

MINISMDC100(1A)

PS2

330K 1/16W 5%
2
1

2

C430

1

PWR_5VSUS

16,53 USB_P1P

CN9

7

FL19
BLM11A121S
2
1
FILTER
FL21
BLM11A121S
2
1
FILTER
FL23

1
2
1
2

16,53 USB_P1N

C434
1

PS1

6

R219

16 USB_P0P

5

16pF 25V
1

FL18
BLM11A121S
1
2
FILTER
FL20
BLM11A121S
1
2
FILTER
FL22

2
1
2
1

16 USB_P0N

PWR_5VSUS

4

C432
2

3

R218 330K 1/16W 5%
2
1

A

2

1

1

VCC
-DATA
+DATA
GND
FG1
B

FG2
USB_CON_STD#1

本体後

GND1 GND1

GND1

GND1

C

D

D

1394CN と 1394PHY
間の線長は
なるべく短くすること
Minimize
TP51
TPBIAS 27

R222
56 1/16W 1%

1

1
2

3

1

R

C/D

2

C/D

1

2
R225

r 10pF 25V
1

r 10pF 25V
2
1
C443

2
R

C/D

1

R

G

R

C442

r 10pF 25V
1
2
C441

C440

r 10pF 25V
1

DLW21SN181SQ2
C/D

2

1394CN(4pin)
C/D

3

2

2
4

R

TPA+ 27

2

1

1

TSB43AA211

TPA- 27

R224
56 1/16W 1%

3

TPBx
TPAx

TPB+ 27

DLW21SN181SQ2
C/D
L6

4

R

1394CN
TPB- 27

R223
1

TPA+

4

GND1

TPBIASx

C/D

56 1/16W 1%

TPAF

1
2

2

E

C/D

5.1K 1/16W 5%

TPBTPB+

L5
1

1uF 10V
C/D

R221
56 1/16W 1%

TP54

CN21

220pF 25V
C/D

C439

2

1

TP53

C438

2

2

TP52
E

TPA+ と TPA‑
は等長配線すること
TPB+ と TPB‑
は等長配線すること

上記の図のように、TPA+‑,
TPB+‑に直接つながる抵抗は、
なるべくTSB43AA21の近傍に置くこと

C444
220pF 25V
C/D

TITLE
DRAW. No.
Rev. DATE

Design Appr.

Design 2001.01.16 Komahara Check
2

3

4

5

CAST

C1CPxxxxxx-X1

GND1

1

G

Laurel

GND1

I/O CN

F

RC Network

6

7

Description
Appr.

Yoshida
8

Aoki

FUJITSU
LTD.

SHEET
50
9

82

1

2

3

下記コンデンサ(C329,C330,C350,C351,C742,C743,C744,C745)は
CN9のPWR̲MINIPCIを接続している各電源PINの
近くに１個づつ配置すること。

4

PWR_3VSUS

5

6

7

下記コンデンサ(C352,C353)はCN9‑18pin/97pinの
近くに均等に配置すること。

PWR_5VSUS

8

R226 100 1/16W 5%
2
1

16,27,29,42 PCI_AD29

9

MPCIIDSEL

M27
2
PWR_3VSUS

PWR_5VMAIN

12

4,17,23,25 SMB_DATA_ICH

1A

1B

2A

2B

3A

3B

4A

4B

3
6

CLK_32K_SUS 29,31

8

SMBCLK 15,38,52

11

1

10

40 SMB_CNCT0

13

1OE#

VCC

14
B

2OE#
3OE#
4OE#

GND

7

C455
0.1uF 16V

2

CN16

4

R228
10k 1/16W 5%

1 1

1SS400

2

D12

B

GND1

SMBDATA 15,38,52
PWR_5VSUS

2

C454
2
1

9

4,17,23,25 SMB_CLK_ICH

0.1uF 16V

C453
2
1

0.1uF 16V

0.1uF 16V

C452
1
2

0.1uF 16V

C451
1
2

GND1

5

16 CLK_32K_STD

1

C450
2
1

0.1uF 16V
4.7uF 6.3V
C698
1
2

0.1uF 16V

C449
1
2

C448
2
1

0.1uF 16V

C447
1
2

0.1uF 16V

0.1uF 16V

C446
1
2

0.1uF 16V

A

C445
2
1

A

16,27,29,42 PCI_AD31
16,27,29,42 PCI_AD29
16,27,29,42 PCI_AD27
16,27,29,42 PCI_AD25
D

16,27,29,42 PCI_C/BE#3
16,27,29,42 PCI_AD23

リアルテック対応

16,27,29,42 PCI_AD21
16,27,29,42 PCI_AD19

PWR_3VMAIN

2

16,27,29,42 PCI_AD17
16,27,29,42 PCI_C/BE#2
16,19,27,29,42 PCI_IRDY#
R230

16,19,27,29,37,42 PCI_CLKRUN#
16,19,27,29,42 PCI_SERR#

1k 1/16W 5%
1

16,19,27,29,42 PCI_PERR#
16,27,29,42 PCI_C/BE#1
16,27,29,42 PCI_AD14

E

16,27,29,42 PCI_AD12
16,27,29,42 PCI_AD10
16,27,29,42 PCI_AD8
16,27,29,42 PCI_AD7
16,27,29,42 PCI_AD5

REAL_3VMAIN

16,27,29,42 PCI_AD3
16,27,29,42 PCI_AD1
R231
17 AC97_SDIN1

2

17,33 AC97_SYNC

1

17 AC97_BITCLK

0 1/16W

Reserve

GND1

2

GND1
CBT3125PW,PI5C3125L,FST3125MTC

注）M16はminiPCIコネクタCN9の近くに配置すること。
PWR_3VSUS

2

PCI_INT#2 16,19

VIO

MPCIRST# 40
PCI_GNT#2 16

C

R229
10k 1/16W 5%

4
6
8
10
12
14
16
18
20
22
24
26
28
30
32
34
36
38
40
42
44
46
48
50
52
54
56
58
60
62
64
66
68
70
72
74
76
78
80
82
84
86
88
90
92
94
96
98
100
102
104
106
108
110
112
114
116
118
120
122
124

16,19,25 PCI_REQ#2
PME_MINI# 39

PCI_AD30 16,27,29,42

25 MPCI_REQ#2

PCI_AD28 16,27,29,42
PCI_AD26 16,27,29,42
PCI_AD24 16,27,29,42

D

MPCIIDSEL

PCI_AD22 16,27,29,42
PCI_AD20 16,27,29,42
PCI_PAR 16,27,29,42
PCI_AD18 16,27,29,42
PCI_AD16 16,27,29,42
PCI_FRAME# 16,19,27,29,42
PCI_TRDY# 16,19,27,29,42
PCI_STOP# 16,19,27,29,42
PCI_DEVSEL# 16,19,27,29,42
PCI_AD15 16,27,29,42
PCI_AD13 16,27,29,42
PCI_AD11 16,27,29,42

E

PCI_AD9 16,27,29,42
PCI_C/BE#0 16,27,29,42
PCI_AD6 16,27,29,42
PCI_AD4 16,27,29,42
PCI_AD2 16,27,29,42
PCI_AD0 16,27,29,42
PHS_ON 57
PHS_LED# 57

2001.01.31
NET CHANGE
CN9.110をAC97̲RESET#‑>AC̲RST#に変更

M66ENMINI

*

印はAnalog Lineのため、
極力GNDAUDでガード(上下層を含む)すること。

AC97_SDOUT 17,18,33
AC_RST# 17,33

*

C456
0.1uF 16V

*

GND1

F

PWR_3VSUS

MODEM 33
MPCIACT# 40,41

miniPCI CN

C457

1

100pF 25V
2

F

4
6
8
10
12
14
16
18
20
22
24
26
28
30
32
34
36
38
40
42
44
46
48
50
52
54
56
58
60
62
64
66
68
70
72
74
76
78
80
82
84
86
88
90
92
94
96
98
100
102
104
106
108
110
112
114
116
118
120
122
124

1

4 CLK_MINI33
25 MPCI_REQ#2

2

C459
1
2

16,19 PCI_INT#3

3
5
7
9
11
13
15
17
19
21
23
25
27
29
31
33
35
37
39
41
43
45
47
49
51
53
55
57
59
61
63
65
67
69
71
73
75
77
79
81
83
85
87
89
91
93
95
97
99
101
103
105
107
109
111
113
115
117
119
121
123

1uF 10V

C

1

C458
1
2

3
5
7
9
11
13
15
17
19
21
23
25
27
29
31
33
35
37
39
41
43
45
47
49
51
53
55
57
59
61
63
65
67
69
71
73
75
77
79
81
83
85
87
89
91
93
95
97
99
101
103
105
107
109
111
113
115
117
119
121
123

0.1uF 16V

1

MiniPCI CN
TITLE

G

GND_AUD

C357はCN9‑107pinの近くに置くこと

GND1

DRAW. No.

GND1

2

3

4

CAST

C1CPxxxxxx-X1

C358,C359はCN9‑124pinの近くに置くこと

Rev. DATE

Design Appr.

Design 2001.01.16 Komahara Check
1

G

Laurel

GND1

5

6

7

Description
Appr.

Yoshida
8

Aoki

FUJITSU
LTD.

SHEET
51
9

82

1

2

3

4

5

6

7

8

9

A

A

B

B

TP

TP55
TP56
TP57
TP
TP

PWR_3VMAIN PWR_5VMAIN

CN19
C

C

PWR_PMU
PWR_3VMAIN1
PWR_3VMAIN2
USB_ON
PWR_5VMAIN
SUSTAT#
BUZZER
SMBCLK

D

SMBDATA
GND_USB1
USB+
USBGND_USB2
FR_EXIST#
STM_EXIST#
NC
E

SPK_OFF
GND1
GND2
GND3

20
19
18
17

FR_USBON 16

16
15
14
13

SMBCLK 15,38,50

12

D

SMBDATA 15,38,50

11
10

※

※

USB_P4P 16

9

※

※

USB_P4N 16

8
7

FR_EXIST# 40,41

6
5
E

4
3
2
1

FP CN_1
A/B
GND1
TP
TP
TP58TP TP59
TP60

F

F

TITLE

G

G

Laurel
DRAW. No.

CAST

C1CPxxxxxx-X1
Rev. DATE

Design Appr.

Design 2001.01.16 Komahara Check
1

2

3

4

5

6

7

Description
Appr.

Yoshida
8

Aoki

FUJITSU
LTD.

SHEET
53
9

82

1

2

3

4

5

6

7

8

9

PWR_EXDCIN

※MAX 3A

PWR̲EXDCINDはPWR̲EXDCINと同じ配線条件で引くこと。

FL24

2
2
1

A

PWR_EXDCIND

A

1

BLM41P600S
A/B
PWR_5VMAIN

PWR_5VMAIN

PWR_5VUSB1

CN1A
PC1

B

1
2
3
4
5
6

37 FSIDE#

7
8

37 FRDDT#
C

9
39 FMODE#

10

37 FINDEX#

11
12
13

37 FTRK0#

14
15

37 FSTEP#

16

37 FMOTOR#

17

D

18

37 RIA

19

37 CTSA

20

37 RTSA

21

37 DSRA

22
23
24

37 PAFD#
E

25

37 PPERR#

CN1B

DCIN1

DCIN2

GND1

GND2

SYSDET1 PRPATCH#2
GND3

GND4

N.C1

N.C2

N.C3

N.C4

FSIDE#

FDATCH#

GND5

GND6

FRDDT#

FWD#

GND7

GND8

FMODE#

FDSELO#

FINDEX#

FWP#

5VMAIN1

5VMAIN2

FTRK0#

FWG#

GND9

GND10

FSTEP#

FDIR#

FMOTOR#

FDCHG#

GND11

GND12

RIA

DTRA

CTSA

SOUTA#

RTSA

SINA#

DSRA

DCDA

GND13

GND14

GND15

PSTB#

PAFD#

PRD0

PPERR#

PRD1

PC3

37 PINIT#

26

37 PSLIN#

27

37 PRD4

28

52

37 PRD6

29

53

37 PACK#

30

54

37 PPE

31

51

PWR_5VSUS

55

32

56

FDATCH# 39

57

33

12,57 CRT_BLUE

34

12,57 CRT_GREEN

58

FWD# 37

35

12,57 CRT_RED

59

36

60

FDSELO# 37,39

61

FWP# 37

37
38

16,49 USB_P1N

62

39

63

FWG# 37

64

40

38 KDATA

41

38 KCLOCK

65

FDIR# 37

66

FDCHG# 37

67

42

52

43

USB_P5N

44

49 USB_OC#5

68
69
70
71

DTRA 37

43 LAN_PR_RX-

45

SOUTA# 37

43 LAN_PR_RX+

46

SINA# 37

TPB_PR+
49
TPB_PR49
43 PR_CD1#

47

DCDA 37

72
73

48
49
50

PSTB# 37

74

GND1

75

PRD1 37

※MAX 3A

R485
56 1/16W 1%
Reserve
C/D
2

PRD4

PRD5

PRD6

PRD7

PACK#

PBUSY

PPE

PSLCT

VGAGND

VGAGND

VGAB

DDCCLK

VGAG

DDCDATA

VGAR

VGAVS

VGAGND

VGAHS

USBVCC0
USB0USBGND
KDATA
KCLOCK
5VMAIN

USBVCC0
USB0+
USBGND
MDATA
MCLK
5VMAIN

N.C

N.C

N.C

N.C

LANRXD-

LANTXD-

LANRXD+

LANTXD+

N.C

N.C

N.C

N.C

PRPATCH#1SYSDET#2
GND1

GND1

76

PRD2 37

77

PRD3 37

78

B

PRD5 37

79

PRD7 37

80

PBUSY 37

81

PSLCT 37

82
83

CRT_Q_DDCCLK 25,57

84

CRT_Q_DDCDAT 25,57

85

CRT_Q_VSYNC 25,57

86

C

CRT_Q_HSYNC 25,57

87
88

USB_P1P 16,49

89
90

MDATA 38

91

MCLOCK 38

92
93

USB_P5P 52

94

D

95

LAN_PR_TX- 43

96

LAN_PR_TX+ 43

97

49

98

49

TPA_PR+
TPA_PR-

99
100

PC2

DCIN1RTN DCIN1RTN

PC4

E

※MAX 3A

GND1

GND1

注）LAN信号線(LANTXD+,LANTXD‑,LANRXD+,LANRXD‑)は、
LANTXD+ ‑ LANTXD‑ , LANRXD+ ‑ LANRXD‑ をそれぞれ
対で配線し、対の距離は、最低配線距離、TXD,RXD間はその
５倍の距離を離すこと。
また、この４本を通している上下２層は配線領域から横方向に
３ｍｍを内層ｸﾘｱとする。
上下３層目は、GND1にて、配線の上をGND1でガードすること。
但し、ｶﾞｰﾄﾞも含め、本信号線のｽﾙﾎｰﾙおよび、配線から3mm
以内は、絶縁距離として確保し、いかなる信号線も3mm以下の
距離になってはならない。
但し、例外条件として、上下３層目は本信号と完全に直行する
場合のみ他の信号線の布線を許可する。（必要最低限に抑える
こと）

56 1/16W 1%
Reserve

TPA_PR+
TPA_PRTPB_PR+
TPB_PR-

TX+
TXRX+
RX-

1

LAN_PR_TX+ 43

2

LAN_PR_TX- 43

3

LAN_PR_RX+ 43

4

LAN_PR_RX- 43

TITLE

Rev. DATE

Design Appr.

Design 2001.01.16 Komahara Check
5

CAST

C1CPxxxxxx-X1

C/D
4

G

Laurel
DRAW. No.

GND1
3

F

LAN-RJ
A/B

注）PWR̲EXDCIND(FL1 ‑ P‑R̲CN間)は、ｺﾈｸﾀ引出し部
ｽﾙﾎｰﾙ各３個計６個で引き出し、3mm以上のﾊﾟﾀｰﾝ幅、
最短距離でFL1へ接続すること。
PWR̲EXDCINは3mm以上のﾊﾟﾀｰﾝ幅で布線することが要求
される。

220pF 25V
Reserve

R486
1
1

2

P-R CN

R488

1

G

49
49
49
49

PRD3

CN2

TPBIAS_PR

C/D

C/D
2

GND1

C/D

PRD2

PSLIN#

P-R_CN_TH
A/B

GND1

5.1K 1/16W 5% 56 1/16W 1%
Reserve
Reserve
C705
R487 C/D
2
1
1
2

1uF 10V
C/D
Reserve

1

C704

2

220pF 25V
C/D
Reserve

R484
56 1/16W 1%
Reserve
2
1

1

C703

2

1
2

F

PINIT#

PRD0 37

P-R_CN_TH
A/B

49

PWR_5VMAIN

6

7

Description
Appr.

Yoshida
8

Aoki

FUJITSU
LTD.

SHEET
54
9

82

6

7

※09 6/13
TP追加

TP61

TP

3

1

FL26


2

1800pF 25V

1800pF 25V
C468
2
1

C466
2
1

Line-OPT_1

1800pF 25V
C467
2
1

1

※

34 SPKOUTL-

※

CN13
2

LINEIN_R 33

BLM11A121S
FL27

1
2
1
2

LINEIN_L 33

※

BLM11A121S
FL29

2
1
2
1

※

BLM11A121S
FL31

1
2
1
2

※

2

BLM11A102S
FL28

1
2

※

34 SPKOUTR+

BLM11A102S
FL30

1
2

34 SPKOUTR-

BLM11A102S

A

1

GND1

SPL1

2

SPL2

3

SPR1

4

SPR2

GND_AUD

SPK CN

B

BLM11A121S

1
2
3
4

4

34 SPKOUTL+

TP

GND_AUD

CM8

上記のフィルタ、コンデンサ、抵抗は

2

7

0 1005

R233
100K 1/16W 5%

1

1

2

SPDIFO 33

35 INTMIC_OUT
1

2

BLM11A102S
FL37

1
2

CN15

BLM11A102S

Placement location of
audio connectors

1

FL36 BLM11A102S

2
1

※

MICIN 35

CN13
HeadPhone

R91,R92

GND_AUD

R235
1

CN14
Mic

R

本ページ中に記載されているフィルタ(FLxx)はそれぞれ接続
されているコネクタの近くに配置し、フィルターコネクタ間の配
線は非常に短く配線すること。
The filters in this page (refered with FLxx) have to
be placed near each connector connecting to respective
filters. The traces between connector and filter have
to be short as much as possible.

R
R

Reserve

F

GND_AUD
GND_AUD

本項中※印のついたパターンは、AUDIOGNDでガードし、その上
下はAUDIOGNDのベタパターンで覆うこと。また、Mxの下の基板
面およびその下の層には、ディジタル系の信号線を配線しないこ
と。
The traces marked with ※ have to be guarded both side and
both adjacent layer with AUDIOGND. Underneath Mx on
surface layer and in one more internal layer don't allow
digital traces to be run.

DOCK CN-1

TITLE

CAST

C1CPxxxxxx-X1
Rev. DATE

2

G

Laurel
DRAW. No.
Design Appr.

Design 2001.01.16 Komahara Check
1

E

CN12
LINE IN/OPT

MIC IN JACK

※02 5/11

上記のフィルタ、コンデンサ、抵抗は
HP JACKの近くに配置すること。

5
4
3
6
2
1

2

BLM11A102S

C478
1000pF 25V

C477
1000pF 25V
1
2

2
1

C476
1000pF 25V
1
2

HP JACK

GND_AUD

G

GND_AUD
HPOUTL 34



C480
r 1000pF 25V
1
2
C481
r 1000pF 25V
1
2
C482
r 1000pF 25V
1
2

※

GND_AUD

FL34 BLM11A102S

1uF 10V

2

※

部品削除

F

C475
2
1
HPOUTR 34

1

※

D

R236
1K 1/16W 5%

※

BLM11A102S
FL35

1
2

※

FL38

1
2

※

GND_AUD

2

BLM11A102S
FL33

1
2
1
3
4
2

PWR_MIC

C479
1000pF 25V
1
2

1

FL32


GND1

HPSENSE 34

1K 1/16W 5%

0 1005

C474
r 0.1uF 16V
R

D

E

R234

2

2

GND1

CN14

C

SPDIF

C473
1

Line-OPT_1

GND1

上記のコンデンサは下記のように
ねじ止めスルーホール付近に並べて
配置すること。

2

R232

0.1uF 16V

8

R

GND1

PWR_3VMAIN

6

Vin
GND

PWR_AUD

1

VCC

GND_AUD

LINE IN JACKの近くに配置すること。

SPDIF

CN12B

C

8
7
6
5

0.1uFx4 16V

GND_AUD

C463
1000pF 25V
2
1

FL25

1
1
2

C472
1000pF 25V
2
1

5

B

TP62

TP TP63 TP TP64

A

CN12A

9

C462
0.01uF 16V
2
1

全項AUDIO AREA

8

C471
100pF 25V
2
1

5

C461
100pF 25V
2
1

4

C470
r 100pF 25V
2
1

3

C460
1000pF 25V
2
1

2

C469
1000pF 25V
1
2

1

3

4

5

6

7

Description
Appr.

Yoshida
8

Aoki

FUJITSU
LTD.

SHEET
55
9

82

1

2

3

4

5

6

7

8

9

TP65
PWR_BATT2
PWR_BATT2
1

A

PWR_CARD1

PWR_5VSUS

75

30 JDB0

74

30 JAB0

73

30 JAB1

72

30 JAB2

71

30 JAB3

70

30 JAB4

69

30 JAB5

68
67

30 JAB6

66

30 JAB7

65

30 JAB12

64

30 JAB15
PWR_CARDP1

63

30 JAB16

62
61
60

D

30,40 JBSYB#

59

30 JWEB#

58

30 JAB14

57

30 JAB13

56

30 JAB8

55
54

E

30 JAB9

53

30 JAB11

52

30 JOEB#

51

30 JAB10

50

29,30 JCE1B#

49

30 JDB7

48

30 JDB6

47

30 JDB5

46

30 JDB4

45

30 JDB3

44
43

F

42

39,41 BAY1_ID2

41

39,41 BAY1_ID0

PCMVCC1

PCMVCC3

PCMVCC2

PCMVCC4

JWPA

JCD2B#

JDB2

JDB10

JDB1

JDB9

JDB0

JDB8

JAB0

JBVD1B

JAB1

JBVD2B

JAB2

JREGB#

JAB3

JINPACKB#

JAB4

JWAITB#

JAB5

JRTSB

GND3

GND4

JAB6

JVS2B#

JAB7

JAB25

JAB12

JAB24

JAB15

JAB23

JAB16

JAB22

PCMVPP1

PCMVPP2

GND5

GND6

JBSYB#

JAB21

JWEB#

JAB20

JAB14

JAB19

JAB13

JAB18

JAB8

JAB17

GND7

GND8

JAB9

JIOWRB#

JAB11

JIORDB#

JOEB#

JVS1B#

JAB10

JCE2B#

JCE1B

JDB15

JDB7

JDB14

JDB6

JDB13

JDB5

JDB12

JDB4

JDB11

JDB3

JCD1B#

GND9

GND10

BAYID2

BAYID3

BAYID0

BAYID1

159

39

158

38

157

JCD2B# 30

37

156

JDB10 30

36

155

JDB9 30

35

154

JDB8 30

34

153

JBVD1B 30

33

152

73,75 PMU_VSENSE2

PWR_BT2ROM

JBVD2B 30

151

JREGB# 30

150

JINPACKB# 30

149

JWAITB# 30

148

JRSTB 30

32
31
30

68 PMU_BT2TEMP0

29
28

68 PMU_BT2DAT0

147

27

40,41 BAY1_CD2#

146

26

JVS2B# 30

145

JAB25 30

144

JAB24 30

143

JAB23 30

142

JAB22 30

25

39,41 BAY1_LMP#
PWR_BAY

24
PWR_CARDP1

23
22

17 IDE_SDCS#1

141

21

17 IDE_SDA0

140

20

17 IDE_SDA1

139

JAB21 30

138

JAB20 30

137

JAB19 30

136

19

16,56 IRQ15_BAY

18

56 IDE_SDIOR_BAY#

17

56 IDE_SDIOW_BAY#

16

JAB18 30

135

JAB17 30

134

15

17,56 IDE_SDD0

14

17,56 IDE_SDD1

133

JIOWRB# 30

17,56 IDE_SDD2

13

132

JIORDB# 30

17,56 IDE_SDD3

12

131

JVS1B# 30

17,56 IDE_SDD4

11

130

JCE2B# 29,30

17,56 IDE_SDD5

10

129

JDB15 30

17,56 IDE_SDD6

9

128

JDB14 30

17 IDE_SDD7

8

127

JDB13 30

40,56 IDE_RST_BAY#

7

126

6

JDB12 30

125

JDB11 30

124

JCD1B# 30

123

5

33 CDL

4

33 CDGND

3

40,41 BAY1_CD1#

122

BAY1_ID3 39

2

121

BAY1_ID1 39,41

1

DOCK_INT_CN_R6

USBP1+
USBVCC1

USBP1USBVCC1

GND1

GND1

GND1

GND1

VSENSE

SCONT2

BATT2

BATT2

BATT2

BATT2

BATT2

BATT2

BATT2

BATT2

BATT2

BATT2

BATTM2

BT2IN

CINT1

BT2CLK

BT2DAT

GNDA

BAYATCH

N.C

GND1

GND1

DASP#

BPDCS3#

5VBAY

5VBAY

5VBAY

5VBAY

BPDCS1#

5VBAY

BPDA0

BPDA2

BPDA1

PDIAG

IRQ14

N.C

SPDIOR#

PDDACK#

SPDIOW#

PIORDY

GND1

GND1

BPDD0

BPDDREQ

BPDD1

BPDD15

BPDD2

BPDD14

BPDD3

BPDD13

BPDD4

BPDD12

BPDD5

BPDD11

BPDD6

BPDD10

BPDD7

BPDD9

RSTDRV#

BPDD8

GND1
CDL
CDRTN

GND1
CDR
CDRTN

BAYATCH

GND1

GND1

GND1

GND1

GND1

※02 5/12

120

USB_P2N 16

接続変更

119

CN6‑26pin

A2

118
117
116

PMU_SCONT2 75

B

115
114
113
112
111
BayUnit

110

PMU_BT2IN#0 68

109

PMU_BT2CLK0 68

108
107

CD-ROM
DRIVE

BAY2_ON 40

106

BayConnectorBoard

1

2

49

50

B1 A1

GNDA

105

IDE_SDCS#3 17

PWR_BAY

104
103
102
101

81

C

1

IDE/USB/BATT

30 JDB1

GND2

IDE_SDA2 17

Upper Side

C

30 JDB2

76

GND1

40

16 USB_P2P

B34 A34

100
PC-Card Slot

99
98

IDE_SDDACK# 17

97

IDE_SDIORDY_BAY

1

35

96
95

IDE_SDDREQ 17,56

94

IDE_SDD15 17

93

34
69

IDE_SDD14 17

92

D

B1 A1

Upper Side

B

77

CN6B
160

Lower Side

78
30 JWPB

A

CARD/USB

79

2

10A 60V

Lower Side

CN6A
80

F6

B44 A44

160 80

IDE_SDD13 17

91

E

IDE_SDD12 17

90

IDE_SDD11 17

89

IDE_SDD10 17

88

IDE_SDD9 17

87

IDE_SDD8 17

86
85

CDR 33

84

CDGND 33

83

F

82
81

DOCK_INT_CN_R6

GND1

GND1

GND1

GND1
TITLE

G

G

Laurel
DRAW. No.

CAST

C1CPxxxxxx-X1
Rev. DATE

Design Appr.

Design 2001.01.16 Komahara Check
1

2

3

4

5

6

7

Description
Appr.

Yoshida
8

Aoki

FUJITSU
LTD.

SHEET
56
9

82

1

2

3

8

Reserve

IDE_PDIORDY_HDD#

GND1

GND1

PWR_BAY

2

IDE_PDD6

3

IDE_PDD5

4

IDE_PDD4

5

IDE_PDD3

6

IDE_PDD2

7

IDE_PDD1

8
9

IDE_PDD0

※HDD̲CN側に搭載

10

※ICH2 pinAB13直裏面に搭載

PWR_5VMAIN

PWR_3VMAIN

12

17 IDE_PDD[0:15]

RM56
1
2
3
4

IDE_PDD0
IDE_PDD2
IDE_PDD1
IDE_PDD3

8
7
6
5

RM57
16
4
3
2
1

16,55 IRQ15
17 IDE_PDDREQ
17,55 IDE_SDDREQ

SMT8
10kx4 1/32W 5%

13
5
6
7
8

GND1
8
7
6
5

※ICH2 裏面に搭載

SMT8
10kx4 1/32W 5%

18

17 IDE_PDA0

19

17 IDE_PDCS#1

20
21

1

18 1/16W 5%
1

※
R251
2K 1/16W 5%
1
2

GND1

GND1

1

IDE_SDIORDY_BAY

BPDD8

BPDD5

BPDD9

BPDD4

BPDD10

BPDD3

BPDD11

BPDD2

BPDD12

BPDD1

BPDD13

BPDD0

BPDD14

GND1

BPDD15

BPDDREQ

GND1

GND1

GND1

GND1

BPDIOW#

BPDIOR#

GND1

GND1
PDDACK#

GND1
BPDIORDY

IRQ14

GND1

BPDA1

IOCS16#

BPDA0

PDIAG#

BPDCS1#

BPDA2

HDDLED#

BPDCS3#

5VMAIN

GND1

5VMAIN

GND1

5VMAIN

GND1

5VMAIN

GND1

IDE_RST_HDD#

27
28

IDE_PDD8

29

IDE_PDD9

30

IDE_PDD10

31

IDE_PDD11

32

IDE_PDD12

33

IDE_PDD13

34

IDE_PDD14

35

IDE_PDD15

B

36
37
IDE_PDIOW_HDD#

※

IDE_PDIORDY_HDD#

※

38
39
40

C

41
42
43
44
45

IDE_PDA2 17

46

IDE_PDCS#3 17

47
48
49
50

D

※02 5/12

2

BLM21P300S

IDE_SDIOW_BAY# 55

BPDD6

26

GND1

FL39


2

Reserve

※

2K 1/16W 5%

10 1/16W 5%
2

IDE_SDIOR_BAY# 55

GND1

ピンアサイン変更

100pF 25V

R249
2

※

RSTDRV#

BPDD7

Thyme HDD CN

PWR_5VMAIN

4.7uF 6.3V
C487
1
2

R248

25

C486
1

1

22 1/16W 5%
2

23

r68pF 25V
Reserved

17 IDE_SDIOW#

1

17

17 IDE_PDA1

IRQ15_BAY

17 BAY1_ON

Reserve
C488
1
2

1

R246
1K 1/16W 5%
2
1

0.1uF 16V
R247

17 IDE_SDIOR#

R250
2

16 IRQ14

24

PWR_BAY

C485

1K 1/16W 5%
2
1

R245
1

2

PWR_BAY

17 IDE_SDIORDY

16

22

2SK3019
16,55
3
2

D

E

17 IDE_PDDACK#

39,41 HDDLED#

IDE_RST_HDD#

14
15

10kx4 1/32W 5%

Q61

GND1

※HDD̲CN側に搭載

※ IDE_PDIOR_HDD#

IRQ14

RM58
1
2
3
4

IDE_PDD4
IDE_PDD5
IDE_PDD6

ピンスワップ可

11

17 IDE_PDDREQ

GND1

2

1
IDE_PDD7

1K 1/16W 5%

GND1

17 IDE_PDD[0:15]

IDE_PDIOW_HDD#

※
R243
2K 1/16W 5%
1
2

2K 1/16W 5%

CN4
IDE_PDIOR_HDD#

※

10 1/16W 5%
1

2

A

※

22 1/16W 5%
1

R241

C

9

1

0 1/16W 5%
2

R240

2

7

R244

2

R242
1

6

r68pF 25V
Reserved

17 IDE_PDIOW#

B

5

※IDE̲PDIOR̲HDD#,IDE̲PDIOW̲HDD#,IDE̲PDIORDY̲HDD#は
それぞれGND1のｶﾞｰﾄﾞを付けて付線すること。

Reserve
C484
2
1

1

R238
1K 1/16W 5%
1
2

R239

17 IDE_PDIOR#

17 IDE_PDIORDY

4

PWR_5VMAIN

0.1uF 16V
C483

2
R237
1

A

1K 1/16W 5%
2
1

PWR_5VMAIN

CN4
E

GND1

GND1

※BAY̲CN側に搭載
F

PWR_BAY

※ICH2 pinAB19直裏面に搭載
IDE_SDD0
IDE_SDD1
IDE_SDD2
IDE_SDD3

RM59
4
3
2
1

SMT8

17,55 IDE_SDD[0:15]

F

5
6
7
8

10kx4 1/32W 5%

G

40,55 IDE_RST_BAY#

HDD

4
3
2
1

SMT8

RM60
IDE_SDD4
IDE_SDD5
IDE_SDD6

5
6
7
8

TITLE
DRAW. No.

2

CAST

C1CPxxxxxx-X1
Rev. DATE

Design Appr.

Design 2001.01.16 Komahara Check
1

G

Laurel

10kx4 1/32W 5%
R510
1K 1/16W 5%
2
1

3

4

5

6

7

Description
Appr.

Yoshida
8

Aoki

FUJITSU
LTD.

SHEET
57
9

82

1

2

3

4

5

6

7

8

9

PWR_2
A

A

CN3
1

25,53 CRT_Q_DDCCLK
25,53 CRT_Q_VSYNC

2

25,53 CRT_Q_HSYNC

3

B

4

25,53 CRT_Q_DDCDAT

※02 5/9

5

電源変更

40 BKLVOL

6

40 EBLEN

7
8

PWR_5VMAIN

9
10

16 USB_P3P

11

16 USB_P3N
C

12
13

40 BLUE_ON

14
15

50 PHS_LED#

16
17
18
PWR_CHARGEIN

19
20

D

21
22
23
24
25
26
27
28

E

29
30

35 INTMIC_RTN

1

31

2

32

3

33

4

34

5

35

6

36

7

37

8

38

9

39

10

40

11

41

12

42

13

43

14

44

15

45

16

46

17

47

18

48

19

49

20

50

21

51

22

52

23

53

24

54

25

55

26

56

27

57

28

58

29

59

30

60

31

CRT_RED 12,53

32

CRT_GREEN 12,53

33

CRT_BLUE 12,53
B

34
35

LCDID0 20,24

36

LCDID1 20,24

37
38
39

PWR_3VSUS

PWR_3VSTD

40

BLUE_RI 16,17

41

BLUE_DETACH 40

42

BLUE_EXIST# 40,41

43

BLUE_RST# 40

C

44
45

PHS_ON 50

46
47
48
49

※02 5/12
ピンアサイン変更
CN3(Bluetooth信号ピンアサイン検討要）

50
51

D

52
53

※05 5/31
ピンアサイン変更

54
55
56
57
58

E

※10 6/15
ピンアサイン変更

59
60

INTMIC_IN 35

CB CN

GND_AUD

F

F

GND1

GND1

Backup
TITLE

G

G

Lurel
DRAW. No.

CAST

C1CPxxxxxx-X1
Rev. DATE

Design Appr.

Design 2001.01.16 Komahara Check
1

2

3

4

5

6

7

Description
Appr.

Yoshida
8

Aoki

FUJITSU
LTD.

SHEET
58
9

82

1

A

2

3

4

5

7

8

Power
Powr Plane
PWR_VCH2.5

9

DDC ; DC to DC Convertor

A

Desgin requirement of power circuit.
B

6

maximam current
500mA (320mATYP)

Source
PWR_3VSUS

Enable Control
3VSUS (Power Sequence)

Type
LDO

Placement location
Close the VCH

Destination pages
P24,P25

B

C

C

D

D

Signal Name
VTTPWRGD
VTTPWRGD#

RQUEST I/F
TYPE
OD
OD

Source
Power ciucuit
Power ciucuit

Destination
CPU
PLL

Remarks
Pull-up to 1.5VMAIN
Pull-up to 3VMAIN

Destination pages
P5,P8
P4

…

E

E

F

F

TITLE

G

G

Laurel
DRAW. No.

CAST

C1CP064740-X1
Rev. DATE

Design Appr.

Design

1

2

3

4

5

6

Description
Check

7

Appr.
8

FUJITSU
LTD.

SHEET
58

9

76

A

1

B

C

PR CN

E

3.5A

LAUREL Power
Power Tree

2

D

2.5A

G

15A

CPUCoreVcc DDC LTC3778
3VStd DDC

5A

CPUCore

10mA

ICH3, LAN, pull up, CN Board

1.5A

DDC

3VStd

POWERON

2001/08/13
2001/11/01

4A

F

LTC1773

2.7A

H

I

DDC ; DC to DC Convertor

CPU:Tualatin LV

1

CPU, GMCH

CPUBus
SUSB#

0.1A

0.5A

LDO

LP2951

Switch BD6520F

0.1A

ICH3

1.8VStd
0.5A

LCD

LCD

2

LCDEn

DCIn CN

ChargeIn
4A

4A

Charger's
AmMeter

DCIn
4A

2.0A

Diode

TPC5120

4A

Switch BD6520F

3A

GMCH, PLL, DIMM, VCH, PCIC, S-I/O, 1394,
HOOP, MiniPCI, Cn Board

3VSus
SUSC#

0.5A

Charger DDC
MB3879

Pow1

2.0A

6A
1.6A

MainChg

Switch BD6520F

2.0A

0.5A

3VMain
SUSC#

Switch

1.6A

3

0.85A

Battery1 CN
Battery2 CN

Batt1
6A

Batt2
6A

4

SubBattery CN

SubBatt
100mA

AmMeter
MM1380

Charge1

AmMeter
MM1380

Charge2

6A

6A

Diode

Switch
uPA1914

6A

100mA

Diode

Diode

6A

3.5A

5VSus DDC
SUSC#

6

7

5A

2.0A

5VSus
1.5A

100mA

ICH3, VCH, S-Video, FWH, Audio, S-I/O, HOOP,
FingerPoint, Pullup
0.85A

LDO PQ070XZ1HZP

1.5VMain

LDO PQ070XZ1HZP

1.8VMain

2.0A

CPU, GMCH, ICH3

1.0A

GMCH, ICH3

PCIC, USB, HOOP, MiniPCI, BAY
1.5A

Switch TPC8103

4

BayCN

Bay

Switch BD6520F

2.0A

1.5A

PR, CN Board, HDD, HOOP, KBC,
Pointing, FingerPoint

1.0A

LDO

5VMain
SUSB#

Contents
DC to DC Convertor CPUCore
CPUBus
3VSstd/5VSus
Charger
Regulator
LDO_SYSTEM
LDO_Audio
LDO_PMU
PowerLine
DCIn
Battery
SubBattry
PWR_1,2
Switch
PowerManagement
PMU
AmMeter
VolMeter
ACon/BtIn
Scont

Page
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77

0.1A

10mA

0.5A

0.5A

LDO

LP2951

10mA

0.5A

BA3948FP

NJU7241F40

5

Mic

MIC

Invertor

PWR_2

LDO

Codec, AMP

AUD
0.1A
1.0A

PMU, …

PMU
0.5A

Fuse

LDO

1.0A
0.1A

BA3948FP

BlueTooth

6

CN Board

TITLE

7

Laurel
DRAW. No.

CAST

C1CP064740-X1

Power/ TopPage
A

3

Bay1_On

Power Contents
5

PLL, VCH

2.5VSus

6A
1.0A

6A

0.5A

LDO BA3965F

Rev. DATE

Design Appr.

Design

B

C

D

E

F

Description
Check

G

Appr.
H

FUJITSU
LTD.

SHEET
59

I

76

1

2
F4

5

6

Q46 uPA1707G
4
5
3
6
2
7
1
8

PGND

1

R423
6m 1W 1%
1
2

R422
4m 1W 1%
1
2

R432
6 2

9.1K 1/16W 0.5%

Q53A
UM6K1N

2
1

C639 10uF 6.3V B

1
2

C638 10uF 6.3V B

1
2

C635
220uF 2.5V(POS)

1
2

2

C634
220uF 2.5V(POS)

1

C633
220uF 2.5V(POS)

1

CPU_DPSLP# 5,8,16

F

5

2
3

1

GND1

Q55B
UM6K1N

3

R443
100K 1/16W 0.5%
3
1
2

Q55A
UM6K1N

1

4

6

GND1

Q62
DTC143TEA

2

PWR_3VMAIN
R439
22.6K 1/16W 0.5%
2
1

3

D

DPRSLPVR 16

PWR_1.5VMAIN

12.1K 1/16W 0.5%

1

PGOOD

2

SGND

2

2

GND1

LTC3778

パターン接続指定（エディタ）

g2

C

TABLE FOR RESISTER VALUE

9
C654

+

1

2
1

1000pF 25V
C644

C646

9.76K 1/16W 0.5%

2

1

15

VON
VFB

7

R433
1

4.7uF 6.3V

1

C645

+

【
配置について】
☆ A 互いに近傍に配置し、電源制御IC近傍に置くこと
VIAのことを考慮して部品間隔は広いめにとること
同一面上に配置すること
☆ B 互いに近傍に配置し、電源制御IC近傍に置くこと
VIAのことを考慮して部品間隔は広いめにとること
電源制御ICと同一面上に配置すること
☆ D 電源制御ICと同一面、接続端子近傍に置くこと
(A,Bよりも優先すること)

R505
10K 1/16W 5%
2
1

VRNG
ION

DRVCC

13

ITH

C653
1uF 10V

C652
0.01uF 25V
2
1

1
2

2

C651
1000pF 25V

1

2

DRVCC

FCB

R434 10 1/16W 5%
1
2

R444

8

C650 0.1uF 16V
R441
2
1
10K 1/16W 5%

R438

12.7K 1/16W 0.5%
2
1

20K 1/16W 5%
2

100pF 25V C648
1
2

C649 1
27pF 25V

R436
0 1/16W
2
1
1uF 25V

4

VIN

INTVCC

12

2

5
R437

INTVcc

16

1uF 10V

6

SENSE-

14
17

1

11

EXTVCC

g1

18

2

10

D51
RB521S-30

2
SENSE+

19

A

B

GND1

0.1uF 25V

2
BG

PWR_5VSUS
1K 1/16W 5%

2

R431
1

1
2

330K 1/16W 5%

R428
100K 1/16W 0.5%

2
R427

r 0 1/16W
R
2
1

1

10 1/16W 5%

R430

TG
SW

C643
1

LTC3778

GND1

PWR_CPUCORE

D

20

+

【
配線について】
☆ A 電源ライン、平滑コンデンサ±端子で30Aのパターン幅、
ビア数で配線すること
☆ B 電源ライン、平滑コンデンサ±端子で25Aのパターン幅、
ビア数で配線すること
☆ D 最短でなるべくVIAを使わずにパターンを引くこと
☆e
電源制御ICに接続する各ゲート信号のパターン幅をそれ
ぞれ0.5〜1.0mmで同一かつ均一で、最短で配線すること
g1,g2は一点アースにてGND1に配線すること
☆g

1000pF 25V

1
VIN_3778

BOOST

C642
0.01uF 25V

2

R429削除

RUN/SS

GND1

+

C632
220uF 2.5V(POS)

1
2

+

C631
220uF 2.5V(POS)

1
2

+

C630
220uF 2.5V(POS)

1
2

1
C637

C629
220uF 2.5V(POS)

2

3
1
2

r RB151L-40F D50
Reserved

RB151L-40F D49

1
2

RB151L-40F D48
2
1

uPA1706
Q49

uPA1706

5
6
7
8
3
2
1

Q48
4

5
6
7
8
3
2
1

uPA1706

5
6
7
8
3
2
1

4

4

2001.11.01

1

Q47
4

3

2
R419
1

100K 1/16W 5%

6
2

DRVCC

VIN_3778 INTVCC

C647

e1
e2

PWR_CPUCORE

B

⇒CA47002‑0109

1

R426
2

+

1
3
1

2

R425
100K 1/16W 5%
1
2

A

2.2uF 16V

GND1

2

S

C641

D51変更:HRC0103A⇒RB521S‑30

M46

1

D
G

S

G

S

2001.11.01

Q52
2SC4617

1

C

E

D

D

footprint変更:⇒1510P103
Q50B
UM6K1N

5

R421
10K 1/16W 5%
1
2

GND1

C623〜C628変更:CAH06‑R1E1005K⇒CAH39‑R1E1005K

4.7uF 10V

C722
10uF 25V B

Q45 uPA1707G
4
5
3
6
2
7
1
8

2
1

C628
10uF 25V B
1
2

2
1

C627
10uF 25V B

2
1

C626
10uF 25V B

2
1

C625
10uF 25V B

2
1

C624
10uF 25V B

2
C723
1

TP97
CPUCORE

Q50A
UM6K1N

2

9

S

G

S

2001.11.01

G

PWR_CPUBUS

4,16,38,41,43,46,62,63,70,71,77 SUSB#

8

L11
CEP125-0R8MH
2
1

VIN_3778

B

7

D

D

G

パターン接続指定（エディタ）

A

4

2
6.3A 60V
Reserve

C623
10uF 25V B

1

3

VIN_3778

0.1uF 25V
1
2

PWR_1

1

Q53B
UM6K1N

R481

2

VR_HI/LO# 16

E

Ref

MOBILE

LV

ULV

R422

4m

6m

6m

R423

4m

6m

6m

R438

12.7K

21K

21K

R428

100K

187K

21K

R432

9.1K

16.2K

33.2K

R439

22.6K

56.2K

37.4K

R433

9.76K

10K

9.31K

R443

100K

215K

274K

R444

12.1K

14.7K

17.4K

F

10K 1/16W 5%

4

5

GND1

GND1

GND1

GND1

D
TITLE

G

G

Laurel
DRAW. No.

C1CP064740-X1

Power/ DDC/ CPUCore
1

2

CAST

Rev. DATE

Design Appr.

Design

3

4

5

6

Description
Check

7

Appr.
8

FUJITSU
LTD.

SHEET
60

9

76

A

B

C

D

E

F

G

H

I

1

1

TP66
PWR_CPUBUS

PWR_3VSTD
uPA1815

L7

5
6
7
8
RUN/SS

VFB

ITH

GND

2
2

GND1

4
5

GND1

C493

2

4.7uF 10V

Ｃ４９１はCPUの近くに実装
Ｃ４９２はＭ３ Ａｌｍａｄｏｒ近くに実装

3

R255

LTC1773

1

39K 1/16W 0.5%

2

2

2

470pF 25V

1
C496
2

GND1

2001.11.01

C494
220pF 25V
2
1

Q16A
UM6K1N

2

BG

LTC1773
R256
30K 1/16W 5%

1

4,16,38,41,43,46,61,63,70,71,77 SUSB#

C495
1

6

4

5

8200pF 16V

1

SYNC/FCB

6

R253
22K 1/16W 0.5%

10

1

SW

+

1.25V 2.7A
/Peak 5.7A

1

2

3

2
R254
1

120K 1/16W 5%

3

3
2
1

VIN

4

TG

S

SENSE-

PWR_3VSTD

Q16B
UM6K1N

+

D

8

7

G

9

uPA1707G

M28

2

G

1

4

GND1

3

1

1

2

CDRH104-1.8uH

2

1
5
8

C492
220uF 2.5V(POS)

D

1

S

C491
220uF 2.5V(POS)

Q13
2
3
6
7

Q14

2
1

C489 10uF 6.3V B

2
1

2

C490 10uF 6.3V B

R252
10m 1W 1%
1
2

PWR_CPUBUS

R256変更:120K 1/16W 5%⇒30K 1/16W 5%
⇒CAA30‑Q1J3002J
C496変更:470pF 25V⇒47pF 25V

4

4

⇒CAF34‑A1E47R0J
GND1

C496接続変更, C494とR256入れ換え
Q38
2SK3019

3

VTTPWRGD# 4
PWR_3VSTD

2

2

1
R413
100K 1/16W 5%

GND1

5

1

5

3

VTTPWRGD 5,8

PWR_CPUBUS

Q39B
UM6K1N

1

6

4

5

R414
10K 1/16W 5%

3

2

Q39A
UM6K1N

2
1

4,16,38,41,43,46,61,62,63,70,71 SUSB#

Q41
2SC4617

1
2

R415

6

2

1

6
C620

2

1

100K 1/16W 5%

1uF 10V

GND1
1

R416

2

r 100K 1/16W 5%
Reserve

7

TITLE

7

Laurel
DRAW. No.

Power/ DDC/ CPUBus

C1CP064740-X1
Rev. DATE

Design Appr.

Design

A

B

CAST

C

D

E

F

Description
Check

G

Appr.
H

FUJITSU
LTD.

SHEET
61

I

76

A

B

C

D

E

F

G

H

I

2001.11.01
C497変更:CAH06‑R1E1005K⇒CAH39‑R1E1005K
footprint変更:⇒1510P103

OUT2-L
OUT2GND

7

GND

FB2

C499
150uF 6.3V(POS)
1
2

1
2

C498
150uF 6.3V(POS)
2
1

2

1

RB151L-40

1

18

e4

19
20
14

C519
2200pF 25V
1
2

R271
2

+

C510
150uF 6.3V(POS)
2
1
C511
4.7uF 10V

2

+

C509
150uF 6.3V(POS)
2
1

1

GND1
1

75K 1/16W 0.5%

1
2

2

g2

一点アース

R268

1

TRIP2

1

SS2

D14

1

e3

2

47pF 25V

13

LL2

C518

1
2

0.01uF 25V

C517

0.01uF 25V
2
1

0.1uF 16V
2
1

C515

C516

1
2

⇒CAA30‑Q1J9101J

SS1

2

2
1
2

17

0.1uF 25V
3

R257
510 1/16W 5%

3

C501
2200pF 25V
2
1
1
2

5
6
7
8

GND1

GND1

C512
1uF 10V

PWR_5VSUS

4

B1

GND1

R270
15K 1/16W 0.5%

OUT2-H

16

A2

4

uPA1707G

S

1

PGOOD

G

1
2
3

D

12

S

Q21 uPA1707G

GND1
LH2

R267変更:8.2K 1/16W 5%⇒9.1K 1/16W 5%
5

TRIP2

D

G

C513

2001.11.01

23

Q20

8
7
6
5

TP68
PWR_5VSUS

1

C507
0.1uF 16V

C506
10uF 25V B

TRIP1

1

25

1

2

R267 9.1K 1/16W 5%
2
1
2

C717追加:CAH39‑R1E1005K
C717
10uF 25V B
1
2

8

2

REF

C508 0.1uF 25V
TRIP2

PWR_1

1

SCP

5.0V / 5A
L9
CEP125-4R0MH
1
2

2

100 1/16W 5%

GND1 GND1
11

2

3
2
1

4

1

2200pF 25V
1

GND1

footprint変更:⇒1510P103

1

C514
R266
4700pF 25V
680 1/16W 5%

INV1

C505
R264
1
2 2

RB151L-40

5VSTBY

2

C506変更:CAH06‑R1E1005K⇒CAH39‑R1E1005K

GND1

3

6

FB1

2001.11.01

26

3

g1 一点アース

e2

27

4

1
2

R263
100K 1/16W 5%

OUT1GND

CT

TPS5120

2
12K 1/16W 5%
1

OUT1-L

2

TRIP1

5

PWM

2

28

D15
RB521S-30

GND1

R265
1

4

100K 1/16W 5%

2 R262

3

1

2

,61,62,70,71,77 SUSB#

1

4

B2

GND1

9.1K 1/16W 0.5%

3
Q19
DTC144EEA

+

1

R260

1

LL1

e1

1uF 10V

D16

STBY2

29

C504

2

OUT1-H

30

uPA1707G

5
6
7
8

2
STBY1

TP67
PWR_3VSTD
PWR_3VSTD

27K 1/16W 0.5%

Q18

3
2
1

16,51,71,72 SUSC#

TRIP1

S

10

22

+

R258

REG5VIN
LH1

9

41,46 POWERON

A1

4
GND1

D13
RB521S-30

VREF5

G

2
GND1

1

VCC

C497
10uF 25V B

2
10uF 10V
1
21

S

GND1

2

2
R259

24

M29

D

1
2
3

D

1

GND1

TPS5120

8
7
6
5

3.3V/ 5A
L8
CEP125-4R0MH
2
1

uPA1707G

G

100K 1/16W 5%

2

C502

C503
2
1

PWR_PMU

PWR_1

0.1uF 25V

PWR_5VSUS

Q17

C500 4.7uF 10V

1

C716追加:CAH39‑R1E1005K
C716
10uF 25V B
2
1

PWR_1

1

5

100 1/16W 5%
INV2

15

【
配置について】
☆ A 互いに近傍に配置し、電源制御IC近傍に置くこと
VIAのことを考慮して部品間隔は広いめにとること
同一面上に配置すること
☆ B 互いに近傍に配置し、電源制御IC近傍に置くこと
VIAのことを考慮して部品間隔は広いめにとること
電源制御ICと同一面上に配置すること

GND1

6

GND1

【
配線について】
☆ A 電源ライン、平滑コンデンサ±端子で6Aのパターン幅、
ビア数で配線すること
☆ B 電源ライン、平滑コンデンサ±端子で6Aのパターン幅、
ビア数で配線すること
☆e
g

他回路

A部、制御ICのパターン・部品下の全層に対し、
他回路の部品は配置しないこと

6

電源制御ICに接続する各ゲート信号のパターン幅をそれぞれ
0.5〜1.0mmで同一かつ均一で、最短で配線すること
g1,g2,g3は一点アースにてM1-20PIN(GNDP)に配線すること

☆ 他回路

A部のパターン・部品下の全層に対し、他回路の周波数
の早い信号、インピーダンスの高い信号、重要な信号の
パターンを配線しないこと
TITLE

7

7

Laurel
DRAW. No.

C1CP064740-X1

Power/ DDC/ 3V,5V
A

B

CAST

Rev. DATE

Design Appr.

Design

C

D

E

F

Description
Check

G

Appr.
H

FUJITSU
LTD.

SHEET
62

I

76

B

C

D

E

F

G

R272 1pin PAD横にR463,R272 2pin
PAD横にR464を搭載のこと。
C677､C678はM30 47,48piN付近搭載のこと。

34
33

CS2
CT

38

OUT-EC
OUT-EA1

1
2

R274
10K 1/16W 5%

C526
10uF 16V B

C521
100uF 16V(AL)
2
1

1
2

C520
100uF 16V(AL)
2
1

01
02

D18
MBRS130LT3

2
1

1
2

C718
10uF 25V B

1
2

1

2
R290
0 1/16W

11
13

PMU_CHGMASK 72

H

12

PMU_VBV

C540
r 0.1uF 25V
R

GND1

GND

PMU_VBC

C541
r 0.1uF 16V
R

PMU_VB1 72

C537
0.1uF 16V

5

PMU_VB2 72
2

10

1

1
2
R285
27K 1/16W 5%

2

2
1
C536
3300pF 25V

R289
R
r 100K 1/16W 0.5%

30
29

GND1
OUT-EA2

PWR_3879REF

C538
0.1uF 16V

1

CS1

OUT-EV

PWR_3879REF

2

TEST

C547
100pF 25V

C546
0.033uF 16V
1
2

C545
0.033uF 16V
2
1

C544
0.1uF 16V
2
1

C543
0.1uF 16V
1
2

2
1

6

C542
0.1uF 25V
2
1

37

VCC

PWR_3879REF

1

22

PWR_DCIN

32

R294
R
r 100K 1/16W 0.5%

23

1
2
R283
51K 1/16W 5%
1
2
R284
100K 1/16W 5%

2

28

-INE5

VB

1
2
C535
3300pF 25V

2

1

Output Mode

9

Power and Condition

PWR_DCIN

4

f4

36

PWR_3879REF

5

d3

f3

35

1

FB5

R281
PWR_CHARGE2
39m 1W 1%
2
1

R288
R
r 100K 1/16W 0.5%

-INE4

3

21

R293
R
r 100K 1/16W 0.5%

+INE4

OUTC3

1

D22
RB053L-30

2
1
R282
27K 1/16W 5%

1

+INE3

1
2
C534
3300pF 25V

2

+INE2

FB4

20

2

2

+INE1

18

1

CTL

IN2

8.4V-12.6V 1.823A

2

31

+INC3

17

2
1
R279
51K 1/16W 5%
2
1
R280
100K 1/16W 5%

1

72 PMU_VB2

D2

1
2
C532
3300pF 25V

1

19

FB6

16

R287
100K 1/16W 0.5%

40

-INE3

f2

14

2

PMU_VBV
72 PMU_VB1

OUTC2

f1

15

2

43

GND1

e

24

1

PMU_VBC

d2

2

2

7

72,73 PMU_MAINCHG

IN1
FB3

-INE6

D1

D3

1

D17
RB053L-30

footprint変更:⇒1510P103

26

1

5

g

1

4

PWR_PMU

4

+

2001.11.01

2

3

D0

Output2 Current/Voltage Amp

2

+

R286
100K 1/16W 0.5%

GND1

Output1 Current/Voltage Amp

VSS

Decorder

6

VDD

Control

C533
0.1uF 16V

1

2

8

VH

+INC2

DTC

G

2

1

R273
PWR_CHARGE1
39m 1W 1%
1
2

C718追加:CAH39‑R1E1005K

-INE2

PWR_PMU

3

8
7
6
5

C522変更:CAH06‑R1E1005K⇒CAH39‑R1E1005K

OUT

PWR_3879REF
39

C522
10uF 25V B

2
FB2

4

D

1

41

-INE1

S

I

8.4V-12.6V 1.823A

L10
CDRH104R-22uH
1
2

R291
51K 1/16W 0.5%

42

27

1

2
1
R277
15K 1/16W 5%

OUTC1

GNDO

2

44

PWR_3879REF

FB1

C529
0.1uF 25V

1
2
C531
6800pF 25V

45

+INC1

1

2
1
R278
47K 1/16W 5%

46

25

C539
r 1000pF 25V
R

2

1
2
C530
3300pF 25V

VCCO

1
2
3

C525 Reserve
0.1uF 25V

1

48

PWR_DCIN

-INC1

C528
0.1uF 25V
1
2

R463

R464
2

47

1
2
R275
51K 1/16W 5%
1
2
R276
100K 1/16W 5%

Q22
uPA1717

パターン接続指定（エディタ）
M30

1

R
C678 r 0.1uF 25V

A B

PWR_DCIN

Power and Driver

GND1

PWR_DCIN

Input Current/Voltage Amp

2

2

R
C677 r 0.1uF 25V
1
2

0 1005
Reserve

1

R272
20m 1W 1%
1
2

0 1005
Reserve

PWR_CHARGEIN

1

H

TP69
PWR_DCIN

R292
39K 1/16W 0.5%

A

D4

GND1

GND1

6

GND1

GND1

D1

MB3879

TITLE

7

7

Laurel
DRAW. No.

Power/ DDC/ Charger

C1CP064740-X1
Rev. DATE

Design Appr.

Design

A

B

CAST

C

D

E

F

Description
Check

G

Appr.
H

FUJITSU
LTD.

SHEET
63

I

76

F

2

ST

N.C1

GND1

N.C2

GND2

3
5
6
7

1

1

LP2951ACDM-3.3

1

1
R296
24K 1/16W 0.5%

4

VO

VC

1

1

2

VIN

+
2

TAP

7
6

PWR_2.5VSUS

2

GND

8
C559
0.1uF 16V

FB

1

1

TP73
PWR_2.5VSUS

M34
BA3965FP

R295
11K 1/16W 0.5%
C680
10uF 16V B

SHUTDOWN

I

2

PWR_3VSUS

1
2

2

SENSE

PWR_1.8VSTD

C679
10uF 16V B
2
1

4

OUT

ERR#

2

3

IN

2

2
1

C548
0.1uF 16V

5

2

1.8V 0.1A

M31
8

TP70
PWR_1.8VSTD

H

2.5V 0.5A

D25
1SS400
1

1

PWR_3VSTD

G

C558
47uF 6.3V(POS)

E

1

D

2

C

C557 Reserve
0.1uF 16V

B

C560
0.01uF 16V R

A

2

GND1
GND1

3

3

M32
PQ070XZ1HZP
VO

VC

VADJ

3
4

1

2
5

2

1

2

R298
7.5K 1/16W 0.5%

+

4

【
配線について】
☆ -端子はレギュレータのグランドと一点アースとすること

2

1

C551
0.1uF 16V

GND

4

【
配置について】
☆ ICHとGMCHの近傍に配置すること
☆ 各入力コンデンサと出力コンデンサはレギュレータの近傍に配置すること

R297
3.3K 1/16W 0.5%
1

VIN

2

2

PWR_1.8VMAIN

1

1

TP71
PWR_1.8VMAIN

1.8V 1.0A

C553
220uF 2.5V(POS)

PWR_3VMAIN

2

C552 Reserve
0.1uF 16V

D23
1SS400
1

【
配置について】
☆ ICHのすぐ近傍に配置すること
☆ 各入力コンデンサと出力コンデンサはレギュレータの近傍に配置すること

GND1

5

5

【
配線について】
☆ -端子はレギュレータのグランドと一点アースとすること
2

M33
PQ070XZ1HZP
VO

VC

VADJ

3
4

1
2

2

5
1

2

C556
0.1uF 16V

R300
7.5K 1/16W 0.1%

+

2

1

6

R299
1.5K 1/16W 0.1%

GND

1

VIN

2

2

6

PWR_1.5VMAIN

1

1

TP72
PWR_1.5VMAIN

1.5V 0.85A
C555
220uF 2.5V(POS)

PWR_3VMAIN

C554 Reserve
0.1uF 16V

D24
1SS400
1

GND1

TITLE

7

7

Laurel
DRAW. No.

C1CP064740-X1

Power/ LDO/ System
A

B

CAST

Rev. DATE

Design Appr.

Design

C

D

E

F

Description
Check

G

Appr.
H

FUJITSU
LTD.

SHEET
64

I

76

A

B

C

D

E

1

2

M47
BA3948FP

H

5

+

1

2

1

R446
33K 1/16W 0.5%

【
GND̲AUDとGND1の接点について】
☆ GND1とGND̲AUDはPWR̲AUDを生成するRegulatorのGND端子で、
カットが可能なように、表面層にて一点接続とする。
(下図参照)
Regulator

2

GND1

Output
Capasitor

To

GND_AUD

block

PWR_AUD

2

PWR_MIC
R445

GND_AUD

1

D53 Reserve
1SS400
1
2
PWR_MIC

M48

R

R447

1

330k 1/16W 5%
Reserve

5
1

VOUT

4

TP93
PWR_MIC

STB

N.C.

3

【
配置について】
☆ Audio回路のすぐ近傍に配置すること
☆ 各入力コンデンサと出力コンデンサはレギュレータの近傍に配置すること

4
1

1
2

C657
0.1uF 16V
Reserve

2

3

5

VIN

GND
2

2

GND1

GND_AUD

(重要)
R465はM42(2)の近傍に配置すること。
PT板のエディタ処理時
R465のFOOT幅でGDN̲AUD
とGND1を接続すること｡

NJU7241F40
Reserve

C658
10uF 16V B
Reserve

5

1

r 0 1/8W

0 1005

PWR_5VMAIN

R465

2

To
Audio →
block

← Power

3

2

1

【
配線について】
☆ コンデンサの-端子はレギュレータのグランドと一点アースとすること

R448
15K 1/16W 0.5%

4

I

4

1

C

TP92
PWR_AUD

C656
100uF 6.3V(POS)

VO

VC

2

VIN

3

1
2

2

C655
0.1uF 16V

1

GND

2

PWR_AUD

G

【
配置について】
☆ Audio回路のすぐ近傍に配置すること
☆ 各入力コンデンサと出力コンデンサはレギュレータの近傍に配置すること

4.0V 1.0A

D52
1SS400
1

PWR_5VMAIN

F

【
配線について】
☆ コンデンサの-端子はレギュレータのグランドと一点アースとすること

6

6

GND_AUD
Reserve

TITLE

7

7

Laurel
DRAW. No.

Power/ LDO/ Audio

C1CP064740-X1
Rev. DATE

Design Appr.

Design

A

B

CAST

C

D

E

F

Description
Check

G

Appr.
H

FUJITSU
LTD.

SHEET
65

I

76

A

B

C

D

E

F

G

H

I

1

1

3.3V 10mA
PWR_1

PWR_PMU

M35
IN

OUT
SENSE

1

2

2

2

ERR#

3
4

SHUTDOWN
GND

FB
TAP

7
1

2
1

C562
0.1uF 25V

5

6

LP2951ACDM-3.3

3

C564
10uF 16V B

8

2

TP74
PWR_PMU

2001.11.01
R497追加:0 1608 P142
CA53003‑0422
R497 0 1608
2
1

GND1

3

GNDA

4

4

【
配置について】
☆ PMU接続端子近傍に配置すること
☆ 各入力コンデンサと出力コンデンサはレギュレータの近傍に配置すること
【
配線について】
☆ -端子はレギュレータのグランドと一点アースとすること
5

5

6

6

TITLE

7

7

Laurel
DRAW. No.

Power/ LDO/ PMU

C1CP064740-X1
Rev. DATE

Design Appr.

Design

A

B

CAST

C

D

E

F

Description
Check

G

Appr.
H

FUJITSU
LTD.

SHEET
66

I

76

A

B

C

D

E

F

G

H

I

1

1

TP76
PWR_EXDCIN
PWR_EXDCIN

TP77
PWR_CHARGEIN
PWR_CHARGEIN

2

2
D26
RB053L-30
2
1
D27
RB053L-30

1

1
+

C565
47uF 25V(AL)

2

2

GND1

3

3

4

4

5

5

6

6

TITLE

7

7

Laurel
DRAW. No.

Power/ Node/ DCIn

C1CP064740-X1
Rev. DATE

Design Appr.

Design

A

B

CAST

C

D

E

F

Description
Check

G

Appr.
H

FUJITSU
LTD.

SHEET
67

I

76

C

1

R308 Reserve
100K 1/16W 5%

PMU_BT1DAT 72

56 PMU_BT2DAT0

2

D31

2

2

1SS302
1

1

1SS302

3

B

GND1

3

GND1

Reserve

3
Q25
TP0610T

2

R315
470K 1/16W 5%

1

D2

1

C567
220pF 50V

R314
100 1/16W 5%

2

GND1

Q26B
UM6K1N
5

パターン接続指定（エディタ）

GND1

PMU_BT2TEMP 72

56 PMU_BT2IN#0

2

100K 1/16W 5%
R324
1K 1/16W 5%
2
1

PMU_BT1IN# 72

R326
1K 1/16W 5%
2
1
C575
0.1uF 16V
2
1

C574
220pF 50V
1
2

C573
220pF 50V
2
1

PMU_BT1IN#0

PMU_BT1TEMP 72

5

GNDA

PMU_BT2IN# 72
C576
0.1uF 16V
2
1

R323
100 1/16W 5%
2
1

1

R322 100K 1/16W 5%
1
2
R321

R320
10K 1/16W 0.5%
2
1

R319
10K 1/16W 0.5%
1
2

PMU_BT2ID 72

PWR_PMU

R325
100 1/16W 5%
2
1

56 PMU_BT2TEMP0

4

Q26A
UM6K1N

GND1

PMU_BT1TEMP0

1

R316
470K 1/16W 5%

2

PMU_BT1ID 72

PWR_PMU

☆【
Aにある部品の配置・
パターンについて】
コンデンサはコネクタの接続端子の近傍に配置し、内層でなく表面層にて
コネクタの端子に直接パターンを引くこと。
(GNDA、もしくはすべてのGND1に対しても同様、かつバッテリコネクタの
10pinで一点アースすること)
【
Bにある部品の配置について】
それぞれバッテリコネクタの接続先端子の近傍に配置すること
【
Cにある部品の配置について】
PMUの接続端子近傍に配置すること
【
Dにある部品の配置について】
D1,D2それぞれ互いに近傍に配置すること
【
GND1〜GNDA間の一点アースについて】
バッテリコネクタとベイコネクタの中間に配置すること

2

1

GNDA
4

GND1

2

1

2

R318
1K 1/16W 5%

GND1
2
3 1

1

1

6 1

2
R327
0 1/16W

4

1

D1

TP80
GNDA

Q24
TP0610T

PWR_PMU

PWR_BT2ROM

2

R317
1K 1/16W 5%

R313
100 1/16W 5%

1

3

2

TP79
GND1

2
C566
220pF 50V

1

2

PWR_PMU

PWR_BT1ROM

R327変更:実装⇒リザーブ

6

PMU_BT2DAT 72

2

D30

D29

3

GND1

2001.11.01

5

PMU_BT2CLK 72

1

PWR_PMU R312
100 1/16W 5%

2
3

2

R310
100 1/16W 5%
1
2

1SS302

GNDA
1

1
2

1

C572
Reserve
0.1uF 25V

1

1SS302

3

C568
4.7uF 25V

1

56 PMU_BT2CLK0

PWR_PMU R311
100 1/16W 5%

9
10

1
2

1

PMU_BT1CLK 72

1

PMU_BT1DAT0

I

R307 Reserve
100K 1/16W 5%

1

PMU_BT1DAT0

2

2
PWR_BT1ROM

2

PMU_BT1CLK0

8

MAINBAT CN

3

R309
100 1/16W 5%
2
1

D28

7

2

10

PMU_BT1CLK0

6

2

09

PMU_BT1IN#0

C571
0.1uF 25V

08

5

1

07

PMU_BT1TEMP0

H

PWR_PMU

PMU_SCONT1 76

4

2

06

PMU_VSENSE1 74,76

C570
0.1uF 25V

05

1

3

1

04

2

PWR_BATT1

2

2

03

1

C569
Reserve
0.22uF 25V

02

G

TP78
PWR_BATT1
1

F3
10A 72V

F

R306 Reserve
100K 1/16W 5%

footprint変更:⇒1510P102

CN23
01

2

F3変更:CA53004‑0430⇒CA53004‑0472

3rd BATTERY

E

PWR_PMU

A1

2001.11.01
1

D

2

B

R305 Reserve
100K 1/16W 5%

A

6

GND1

C

TITLE

7

7

Laurel
DRAW. No.

C1CP064740-X1

Power/ Node/ Battery
A

B

CAST

Rev. DATE

Design Appr.

Design

C

D

E

F

Description
Check

G

Appr.
H

FUJITSU
LTD.

SHEET
68

I

76

A

B

C

D

E

F

G

H

I

1

1

TP91
PWR_SUBBAT

2

2

PWR_SUBBATT
CN24
1

3

2

VDD

OUT

1

5

VSS

6 4

GND1

【
Aの配置について】
互いに近くに配置すること

2

2

1

R418
6.8K 1/10W 5%
Sub-Batt

3

Q43A
UM6K1N
Sub-Batt

1

2

1
M1FP3
Sub-Batt

G
uPA1914
Sub-Batt

Q43B
UM6K1N
Sub-Batt

3

41 SUBBATON

A

D

1
2
5
6

3

M45 Sub-Batt
S-80761SL

3

4

S

R417 Sub-Batt
470K 1/16W 5%
2

1
2

R

C622
r 0.1uF 16V
R

SUB BAT CN
Sub-Batt

1

2

r 2200pF 25V

-

PWR_1

D47

4

C621
2

+

Q42
1

GND1

GND1

B

【
Bの配置について】
互いに近くに配置すること

4

5

5

6

6

TITLE

7

7

Laurel
DRAW. No.

C1CP064740-X1

Power/ PMU/ Etc3
A

CAST

Rev. DATE

Design Appr.

Design

B

C

D

E

F

Description
Check

G

Appr.
H

FUJITSU
LTD.

SHEET
69

I

76

A

B

C

D

E

F

G

H

I

1

1

TP81
PWR_1
PWR_1

PWR_DCIN
2

PWR_2

1

2

D32
RB053L-30
2
1

2

F5

1

2A 24V

D33
RB053L-30

PWR_CHARGE2

2

2
1

D37
RB031-30FA
2
1

2001.11.01
D34,D35,D37,D38変更:RB031L‑20⇒RB031‑30FA

D38
RB031-30FA

PWR_CHARGE1

2

⇒CA47002‑0154

1

D34
RB031-30FA
2
1

3

3

D35
RB031-30FA

Q56
8
7
6
5

D

S
G

4

1
2
3
4

4

2

TPC8103

R460

1

47K 1/16W 5%
PWR_PMU

PWR_DCIN

1

2

R461
4.7K 1/16W 5%

5

6

2

2
R462
1

5

100K 1/16W 5%

D54
1SS400
1

1

3
Q57B
UM6K1N

5
4

4,16,38,41,43,46,61,62,63,71,77 PMU_VS2

Q57A
UM6K1N

2

GND1

6

GND1

6

TITLE

7

7

Laurel
DRAW. No.

Power/ Node/ PWR_1

C1CP064740-X1
Rev. DATE

Design Appr.

Design

A

B

CAST

C

D

E

F

Description
Check

G

Appr.
H

FUJITSU
LTD.

SHEET
70

I

76

A

B

C

D

E

3.3V 2.0A

1
PWR_3VSTD

PWR_3VSUS TP85
PWR_3VSUS

PWR_3VSTD

PWR_5VSUS

PWR_5VMAIN

4,16,38,41,43,46,61,62,63,71,77 SUSB#

5

VSS

3
4

BD6520FP
C682
1uF 10V

220pF 25V

2001.11.01
接続変更:M39.3とM39.4入れ換え

C577

OUTA

VDDB

OUTB

SSCTL

OUTC

CTRL

VSS

1

7

2

6
4,16,38,41,43,46,61,62,63,71,77

5

3

SUSB#

4

BD6520FP
C683
1uF 10V

680pF 25V

2001.11.01

GND1

8

C579

VDDA

OUTA

VDDB

OUTB

TP83
PWR_5VMAIN

SSCTL

OUTC

CTRL

VSS

8
7
6
5

2

BD6522FP

560pF 25V

2001.11.01

GND1

接続変更:M36.3とM36.4入れ換え

1

CTRL

2

6

1

M37

VDDA

2

OUTC

1

7

1

SSCTL

8

2

2

C583
2

C681
1uF 10V

1

1

4

OUTB

2

3

SUSC#

OUTA

VDDB

2

16,51,63,72

VDDA

I

5.0V 2.0A

PWR_3VMAIN TP82
PWR_3VMAIN

1

2

H

M36

1

1

G

3.3V 2.0A

M39

2

F

GND1

接続変更:M37.3とM37.4入れ換え

3

3

5.0V 2.0A
TP86
PWR_BAY

S

D

PWR_BAY
PWR_3VSTD

PWR_LCD

M52

1
5
8

1
2

G

3
4

1

2

39,56 LCDEN
C684
1uF 10V
2
1

2
1

C585
0.1uF 16V
1

4

uPA1815

2
3 1
2
Q29
2SK3019 R330
47K 1/16W 5%

41,42 BAY1_ON

R329
470K 1/16W 5%

2
1

5

Q28
2
3
6
7

VDDA

OUTA

VDDB

OUTB

SSCTL

OUTC

CTRL

VSS

TP94
PWR_LCD

4

8
7
6
5

BD6520F

C685
100pF 25V

PWR_5VSUS

4

5
GND1

GND1

6

6

TITLE

7

7

Laurel
DRAW. No.

C1CP064740-X1

Power/ Node/ Switch
A

B

CAST

Rev. DATE

Design Appr.

Design

C

D

E

F

Description
Check

G

Appr.
H

FUJITSU
LTD.

SHEET
71

I

76

A

M40

100

PWR_PMU

X0A

PMU_D[0:3]

PMU_D0
PMU_D1
PMU_D2
PMU_D3

PWR_PMU

PMU_SMI 40
PMU_PRM# 40
PMU_PARST# 40
PMU_PE# 40

X1A

2

4

R335
1K 1/16W 5%
32

※ 本クロックはノイズに弱いため
上下層に高速な信号が走らないように
配線すること

3

RST

2

V0

P90/AN3(VOLAD)
P91/DA1(VB1)
P92/DA2(VB2)

1

R337 47K 1/16W 5%
33
2

☆ 【Aについて】
各部品は互いに近くに配置し、PMUの同一面/近傍
に配置すること
そのパターンはVIAを使用せず、最短で配線すること
部品、PMUへのパターンともに三次元グランドガード
すること

2

PMU_BT1TEMP 69
PMU_BT2TEMP 69
SWC# 49
PMU_BT1DCHG 73
PMU_BT2DCHG 73
PMU_VB1 64
PMU_VB2 64

V2

1

R339 47K 1/16W 5%
35

V3

RM63

6
5
7
8

79

100Kx4 1/32W 5%

2

THLTL# 55,65

Q59
2SK3019

1

GND1

GNDA
P20
P21(TMPALM)
P22(SW-APA)
P23(PCUREDY#)
P24(LLB#)
P25(CHG-MASK)
P26(MAINCHG)
P27(SW-APB)

3
4
2
1

49 PLLB
49 SWC#
49 APPMODE#
PMU_POWDWN#

GND1

1
34

R340
18K 1/16W 5%
1
2

77
78
79

PMU_BT1VOL 74
PMU_BT2VOL 74

V1

R338 47K 1/16W 5%

PWR_PMU

81
82
83
84
85
86
87
88

4
3
2
1

1
1

41 PMU_PCURST#

GND1

P10/AN4(BT1VOL)
P11/AN5(BT2VOL)
P12/AN6(DCCUR)
P13/AN7(BT1TMP)
P14/AN8(BT2TMP)
P15/AN9(SW-WWW)
P16/AN10(BT1CUR)
P17/AN11(BT2CUR)

1

40 CLK_PMU32K

C586
10pF 25V

2

2

1

10K 1/16W 5%

2

C588
0.1uF 16V
2
1

2

R334

1

PMU_D[0:3] 40

1

99

X1

90
91
92
93
94
95
96
97

3

3

PWR_PMU
P00(PD-0)
P01(PD-1)
P02(PD-2)
P03(PD-3)
P04(PMUSMI)
P05(PRM#)
P06(PARST#)
P07(PE#)

2

X0

10Kx4 1/32W 5%

GND1

2

PMU_SCL1

R331
3.3M 1/16W 5%
2

X5
4MHz

I

MB89577
MB89P578

10Kx4 1/32W 5%
RM62
8
7
5
6

02

H

1
2
4
3

03

G

5
6
7
8

01

F

RM61

X

1

E

2

X2

D

R332
270K 1/16W 0.5%

FAR101 X1

C

R336
240K 1/16W 0.5%

B

1

A

6
7
8
9
10
11
12
13

SW_ENTER# 49
SWA# 49
PCURDY# 41
PLLB 16,41
PMU_CHGMASK 64
PMU_MAINCHG 64,73
SWB# 49

3

PWR_PMU

2

80
73

24

AVR
AVcc

COM0
COM1
COM2

AVss

SEG0
SEG1
SEG2
SEG3
SEG4
SEG5
SEG6
SEG7

BVcc

PWR_PMU
Vcc(2)

PWR_PMU

2

1

98
C596
0.1uF 16V

1

C595
0.1uF 16V

2

7

C594
0.1uF 16V

2

1

GNDA

PWR_3VSTD

68
69
70
71
72
74
75
76

SUSA# 16
SUSC# 16,51,63,71
MAINON# 41,42,49
PMU_BT2ID 69
PMU_BT1IN# 69
PMU_BT2IN# 69

5
1

Vcc
Vss
MODA

P60/SEG8
P61/SEG9
P62/SEG10
P63/SEG11
P64/SEG12(LCD-DATA)
P65/SEG13(BT1ROMPW)
PB7/COM3

36
37
38

PMU_SLCDC0
PMU_SLCDC1
PMU_SLCDC2

40
41
42
43
44
45
46
48

PMU_SLCDS0
PMU_SLCDS1
PMU_SLCDS2
PMU_SLCDS3
PMU_SLCDS4
PMU_SLCDS5
PMU_SLCDS6
PMU_SLCDS7

49
50
51
52
53
54

PMU_SLCDS8

PMU_SLCDC[0:2]

PMU_SLCDC[0:2] 49

PMU_SLCDS[0:8]

PMU_SLCDS[0:8] 49

5
SCL1

PMU_SCL1

SCL2
1

2

R344
1K 1/16W 5%

1

CVss

P80/INT0(SUSA#)
P81/INT1(SUSC#)
P82/INT2(MAINON#)
P83/INT3(BT2ROMPW)
P84/EC(DVTMODE)
P85/SW1(BT1IN#)
P86/SW2(BT2IN#)
P87/SW3(BAYPOW)

GNDA

47
GND1

CVcc

PWR_PMU
C593
4.7uF 10V

2

C592
4.7uF 10V

1
PWR_PMU

SWD# 49

PMU_BAT1IN 75
PMU_VS1ALMIN 74
PMU_BAT2IN 75
PMU_VS2ALMIN 74
APPMODE# 49

2
56

89

R498 r 0 1608
R 2
1

PMU_DCCMPIN 75

1

55

GND1

1

6

57
58
59
60
61
62
63
64

2

PWR_PMU

2001.11.01
R?追加:r 0 1608 P142 CA53003‑0422 RESERVE PAD
GNDA‑‑‑>GND1へ変更
X5.2 , C590.1 , C594.1 , C595.2 , C596.2 ,
M40.56 , M40.77 , M40.5 , M40.1 , R346.2 ,
C591.2 , R345.2

CVRL

P70/DCIN
P71/DCIN2(SW-MAIL)
P72/VOL1(BAT1IN)
P73/VSI1(VS1IN)
P74/VOL2(BAT2IN)
P75/VSI2(VS2IN)
P76/VOL3(LCD-BL1)
P77/VSI3(LCD-BL2)

R345
100K 1/16W 5%

GNDA

4

1

2
1

GNDA

CVRH1

PWR_PMU
C590
0.1uF 16V

1
2

2

65

C561
0.1uF 16V

R304
13K 1/16W 0.1%

1

1

5

C589
0.1uF 16V

PMU_POWDWN# 79

PMU_BT2CLK 69
PMU_BT2DAT 69
PMU_ROMCLK 75
PMU_ROMDAT 75

CVRH2

PWR_VREF1.2

1
R342
56K 1/16W 0.5%

2

2

66

20
21
22
23

SMB_CLK_PMU
SMB_DATA_PMU
ICHSMBALT# 17

PMU_BT1CLK 69
PMU_BT1DAT 69

C591
0.1uF 16V
2
1

67

14
15
16
17
18
19

R343
10K 1/16W 5%

PWR_VREF1.2

1

1

R341
75K 1/16W 0.5%

PMU_ACON
PMU_BT1SWON#
PMU_BT2SWON#
PMU_LED

P50/ALR1
P30/SCL1
P51/ALR2
P31/SDA1
P52/ALR3(LCD-A0)
P32/ALART
P53/ACO
P33/SCL2
P54/OFB1
P34/SDA2
P55/OFB2
P35/UO(LCD-CS)
P56/OFB3(MAILLED)
P40/SCL3
P41/SDA3
P42/SCL4(LCD-CLK)
P43/SDA4(LCD-DATA)

2

2
R303

2

4

73,75
76
76
49

22K 1/16W 0.1%

PWR_PMU

25
26
27
28
29
30
31

R346
100K 1/16W 5%

TP75
VREF1.2

6

GND1

PMU_APPLED
74
PMU_BT1ID 69

TITLE

7

Laurel

39

DRAW. No.

CAST

C1CP064740-X1

Power/ PMU/ PMU
A

B

TQFP-100pin

MB89577PFT-G-708(PMU)

GND1

C

D

E

F

Rev. DATE

Design Appr.

Design

Description
Check

G

Appr.
H

FUJITSU
LTD.

SHEET
72

I

76

PWR_BATT1

PWR_CHARGE1

E

F

2

r 100K 1/16W 5%
R

1
2

2

A1
2

1

R352
10K 1/16W 5%

5

2

2001.11.01

GNDA

M41変更:MM1380AWBE⇒BD3180FV
⇒新規部品(CA46005‑0383)

1

PMU_AMCOMSHIFT

PMU_BT1DCHG 72

1

2

3

2

M41
BD3180FV

R355
750K 1/16W 0.5%

COM

2
3
2
1
Q30
2SK3019 R354
16K 1/16W 0.5%

GND

6

2

OUT

1

VCC

IN+

7

2

IN-

8

C601
0.1uF 16V

GSEL

1

4

ISEL

R351
24K 1/16W 0.5%

PWR_1
1

C598
0.1uF 25V

2
1

PWR_PMU

2

r 100K 1/16W 5%
R

3
C597
0.1uF 25V

1

PMU_POWDWN# 78
R467
1

2

1

1

R353
51K 1/16W 5%

2

2

I

R466

PWR_1

1

b2

R349
1K 1/16W 5%
2
1

b1

1

R347
10m 1W 1%

C600
0.1uF 25V

2

1

1

1K 1/16W 5%

R468
2

2

H

☆ 【Aにある部品の配置について】
PMUの接続端子近傍に配置すること

100K 1/16W 5%

1
1SS400

G

☆ 【bの配線について】
VIAを使用せずに最短でケルビン接続すること
他のパターンと分岐しないこと

TP87
PWR_CHARGE1

R348

D41
2

D

1

PWR_PMU

C

R350
1K 1/16W 5%
1
2

1

B

C599
0.22uF 10V

A

GNDA

3

GNDA
1

72,75 PMU_ACON

4
PWR_PMU

PWR_BATT2

b3

⇒新規部品(CA46005‑0383)
5
PWR_1

COM

M42
BD3180FV

1

5

R364
10K 1/16W 5%

2

6

6

2

PMU_BT2DCHG 72
1

GND

A2

7

2

OUT

C604
0.22uF 10V

VCC

IN+

1

IN-

8

2

4
C603
0.1uF 25V

1
2

C602
0.1uF 25V

2

3

GSEL

C606
0.1uF 16V

2

ISEL

R365
51K 1/16W 5%

1

1

4
2

M42変更:MM1380AWBE⇒BD3180FV

C605
0.1uF 25V
2
1

5

1

2001.11.01

1

R361
1K 1/16W 5%
1
2

b4

R359
10m 1W 1%

2

1K 1/16W 5%

PMU_AMCOMSHIFT

R358
0 1/16W
Reserve

2

1

1

100K 1/16W 5%

1

R469

2

R362
1K 1/16W 5%
2
1

1
1SS400

64,72 PMU_MAINCHG

R360

D42
2

2

R356
0 1/16W

TP88
PWR_CHARGE2
PWR_CHARGE2

GNDA

6

GNDA

TITLE

7

7

Laurel
DRAW. No.

C1CP064740-X1

Power/ PMU/ AmMeter
A

B

CAST

Rev. DATE

Design Appr.

Design

C

D

E

F

Description
Check

G

Appr.
H

FUJITSU
LTD.

SHEET
73

I

76

A

B

C

D

E

F

G

H

2001.11.15

2
1

C608
470pF 25V

6

1

2

+

3

1

5

R375
160K 1/16W 0.5%

M43A
TLC27L4IPW

5

R373
10K 1/16W 5%
1
2

7

7
1

1
2

R377
240K 1/16W 0.1%

1

2

6

1

-

UM6K1N
3

TP89削除

+

PMU_BT1VOL 72

C607
0.22uF 10V
1
2

2

2

R372
160K 1/16W 0.5%
2
1

1

2

Q32A

PWR_PMU

R376
300K 1/16W 0.1%

6 2

100K 1/16W 5%

R371
220K 1/16W 5%
2
1

R369
300K 1/16W 0.1%
1
2

2

1

R374

2

2001.08.07

R368追加

2

R378
220K 1/16W 0.1%
1
2

1
R368
1K 1/16W 5%

1

1

69,76 PMU_VSENSE1

R370
270K 1/16W 0.1%

PWR_1

I

M43B
TLC27L4IPW

A1

GNDA

2

GNDA

2
1

0.1uF 16V

PMU_VS1ALMIN 72

C609

R379
130K 1/16W 0.1%
2
1

GNDA

3

3
GNDA
PMU_VS2

72

2001.11.15

4

1
2

1

R387
160K 1/16W 0.5%

12

M43C
TLC27L4IPW

C611
470pF 25V

2

R389
240K 1/16W 0.1%

1

2

8

+

5

12

4

R385
10K 1/16W 5%
2
1

13 14

14
8

10

13

-

UM6K1N
10

TP90削除

+

PMU_BT2VOL 72

C610
0.22uF 10V
2
1

Q32B
5

9

R384
160K 1/16W 0.5%
1
2

1

9

PWR_PMU

R388
300K 1/16W 0.1%

3 2

4

R383
220K 1/16W 5%
1
2

R381
300K 1/16W 0.1%
2
1

2

1

R380
1K 1/16W 5%

2001.08.07

R380追加

2

R390
220K 1/16W 0.1%
2
1

1

R382
270K 1/16W 0.1%

56,76 PMU_VSENSE2

M43D
TLC27L4IPW

A2

GNDA

GNDA

5

D55
1SS302

PWR_1
1

2

3

0.1uF 16V

PMU_VS2ALMIN 72
C612
2
1

R391
130K 1/16W 0.1%
1
2

GNDA

GNDA

6

6

11
11

C613
0.1uF 25V

M43E
TLC27L4IPW
1
2

4

4

【
配置について】
☆ アンプおよび周辺回路はPMU近傍に配置すること
☆ Aにある部品はPMUの接続端子近傍に配置すること
☆ アンプの入力の接続する部品はアンプ入力端の近傍に配置しすること

TITLE

7

7

Laurel
GNDA

Power/ PMU/ VolMeter

DRAW. No.

C1CP064740-X1
Rev. DATE

Design Appr.

Design

A

B

CAST

C

D

E

F

Description
Check

G

Appr.
H

FUJITSU
LTD.

SHEET
74

I

76

A

B

C

D

E

F

G

H

I

1

1

R394
12K 1/16W 0.5%
2
1

0.01uF 25V

2

PMU_ACON 72,73

R395
51K 1/16W 5%
PWR_BT2ROM
M44

1

PWR_BATT1

R400
82K 1/16W 0.5%
2
1

2

R399削除

1
2

2001.11.01

C616
1000pF 25V

1

PMU_BAT1IN 72
R401
15K 1/16W 0.5%

3

2
3
4

N.C

8
7

A1
A2
Vss

GND1
SCL
SDA

3

6

PMU_ROMCLK 72

5

PMU_ROMDAT 72

☆ 【配置について】
PMU近傍に配置すること

R403
82K 1/16W 0.5%
2
1

1

R402削除

2
1

2001.11.01

4

C617
1000pF 25V

2

PMU_BAT2IN 72
R404
15K 1/16W 0.5%

4

Vcc

NM24C02LMT8

GND1

GNDA
PWR_BATT2

A0

PWR_BT2ROM

PWR_BT2ROM

C615
0.1uF 16V
2
1

GNDA

R398
4.7K 1/16W 5%

2

C614

2

1

1

1

2

2

1

PMU_DCCMPIN 72
R396
1.2K 1/16W 0.5%

2

R397
4.7K 1/16W 5%
2
1

PWR_DCIN

GNDA

☆ 【配置について】
PMU接続端子近傍に配置すること

5

5

6

6

TITLE

7

7

Laurel
DRAW. No.

C1CP064740-X1

Power/ PMU/ Etc1
A

CAST

Rev. DATE

Design Appr.

Design

B

C

D

E

F

Description
Check

G

Appr.
H

FUJITSU
LTD.

SHEET
75

I

76

A

B

C

D

E

F

G

H

I

1

1

2

2

D45
DAN222

PWR_1
01

1

R405

2

PMU_SCONT1 69

10K 1/16W 5%
3

1
2

1

72 PMU_BT1SWON#
2
1

R407
470K 1/16W 5%
2

1

PWR_1

GND1

A1

03
02

GND1

Q35
2SK3019

Q34
TP0610T
3

R408
470K 1/16W 5%

2
1

3

2
C618
4700pF 25V

69,74 PMU_VSENSE1

R406
2.4K 1/16W 5%
1
2

3

GND1

D46
DAN222

PWR_1
01

1

R409

2

PMU_SCONT2 56

1

72 PMU_BT2SWON#
2
1

GND1

R411
470K 1/16W 5%
2

2

4

10K 1/16W 5%

1
1

PWR_1

GND1

A2

03
02

3

Q36
TP0610T
3

R412
470K 1/16W 5%

2

2

Q37
2SK3019

R410
2.4K 1/16W 5%
2
1
1

56,74 PMU_VSENSE2

C619
4700pF 25V

4

GND1

5

5

【
Aの配置について】
互いに近傍に配置すること

6

6

TITLE

7

7

Laurel
DRAW. No.

C1CP064740-X1

Power/ PMU/ Etc2
A

CAST

Rev. DATE

Design Appr.

Design

B

C

D

E

F

Description
Check

G

Appr.
H

FUJITSU
LTD.

SHEET
76

I

76



---

Source Exif Data:

File Type                       : PDF
File Type Extension             : pdf
MIME Type                       : application/pdf
PDF Version                     : 1.3
Linearized                      : Yes
Creator                         : OrCAD Capture for Windows - [LAUREL03_1121]
Create Date                     : 2001:12:06 21:13:23
Title                           : LAUREL03_1121
Author                          : KONAKA
Producer                        : Acrobat PDFWriter 4.0 Windows NT
Modify Date                     : 2003:02:20 08:48:35Z
Page Count                      : 69

EXIF Metadata provided by EXIF.tools